JPH0212357A - バス制御方式 - Google Patents
バス制御方式Info
- Publication number
- JPH0212357A JPH0212357A JP16141388A JP16141388A JPH0212357A JP H0212357 A JPH0212357 A JP H0212357A JP 16141388 A JP16141388 A JP 16141388A JP 16141388 A JP16141388 A JP 16141388A JP H0212357 A JPH0212357 A JP H0212357A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- module
- line
- signal
- arbitration circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は数値制御装置等で使用される複数のモジュール
でバスを共有するバス制御方式に関し、特にバックプレ
ーン二にバス調停回路を設けたバス制御方式に関する。
でバスを共有するバス制御方式に関し、特にバックプレ
ーン二にバス調停回路を設けたバス制御方式に関する。
数値制御装置等で使用されるシステムバスで採用されて
いるバス調停回路の代表的なものに、デイジ−チエイン
回路を使用したものがある０例えば、ＶＭＥバス（ＶＭ
Ｅ Ｂｕｓ ５ｐｅｃｔｆｔｃａｔｉｏｎ Ｍａｎｕａ
ｌ、 Ｍｏｔｒｏｌａ＋ Ｆｅｂ、、１９８５）では、
バス要求信号（以下ＢＲ信号という）に対してシステム
制御ボードはバス使用許可信号（以下ＢＧ信号という）
を返し、それは最も優先度の高いモジュールから最も優
先度の低いモジュールに向かってデイジ−チエイン接続
されている。
いるバス調停回路の代表的なものに、デイジ−チエイン
回路を使用したものがある０例えば、ＶＭＥバス（ＶＭ
Ｅ Ｂｕｓ ５ｐｅｃｔｆｔｃａｔｉｏｎ Ｍａｎｕａ
ｌ、 Ｍｏｔｒｏｌａ＋ Ｆｅｂ、、１９８５）では、
バス要求信号（以下ＢＲ信号という）に対してシステム
制御ボードはバス使用許可信号（以下ＢＧ信号という）
を返し、それは最も優先度の高いモジュールから最も優
先度の低いモジュールに向かってデイジ−チエイン接続
されている。
第３図に従来のバス制御方式のブロック図を示す０図に
おいて、１は例えば数値制御装置システム全体を制御す
るシステム制御ボードである。２．３．４及び５は数値
制御装置の各機能を実行するためのモジュールＡＳＢＳ
Ｃ及びＤであり、−ｍ的に内部にマイクロプロセッサと
メモリを内蔵し、数値制御装置の各機能を分担して実行
する。
おいて、１は例えば数値制御装置システム全体を制御す
るシステム制御ボードである。２．３．４及び５は数値
制御装置の各機能を実行するためのモジュールＡＳＢＳ
Ｃ及びＤであり、−ｍ的に内部にマイクロプロセッサと
メモリを内蔵し、数値制御装置の各機能を分担して実行
する。
１１はＢＲライン（バス要求信号ライン）、１２はＢＢ
ＳＹライン（バス使用中信号ライン）、１３はＢＧライ
ン（バス使用許可信号ライン）、であり、ＢＧ倍信号図
のように各モジュールを経由して、次のモジュールに接
続されている。
ＳＹライン（バス使用中信号ライン）、１３はＢＧライ
ン（バス使用許可信号ライン）、であり、ＢＧ倍信号図
のように各モジュールを経由して、次のモジュールに接
続されている。
第４図にこのモジュールの信号の接続図を示す。
２はモジュールＡ１１１はＢＲライン、１２はＢＢＳＹ
ライン、１３はＢＧラインである。モジュールＡはＢＧ
倍信号受け、これを−旦内部に受は入れ、さらに次のモ
ジュールにＢＧ倍信号転送する。
ライン、１３はＢＧラインである。モジュールＡはＢＧ
倍信号受け、これを−旦内部に受は入れ、さらに次のモ
ジュールにＢＧ倍信号転送する。
上記のシステムでは、ＢＧ倍信号デイジ−チエイン上を
伝播してい（が、途中にあるモジュールの論理回路を通
過するために、後になる程ＢＧ信号が到達するまでの時
間がかかり、後にあるモジエールはバス使用権が得られ
にくい。
伝播してい（が、途中にあるモジュールの論理回路を通
過するために、後になる程ＢＧ信号が到達するまでの時
間がかかり、後にあるモジエールはバス使用権が得られ
にくい。
また、モジュールが実装されていないとき、デイジ−チ
エインが途切れないようにする必要があり、通常はショ
ートジャンパー線で処理している。
エインが途切れないようにする必要があり、通常はショ
ートジャンパー線で処理している。
従って、モジュールの追加、削除に伴う付は外しに際し
ては、ショートジャンパー線の設定が必要になり、手間
がかかり、さらに設定を誤るとシステムが動作しな（な
る。
ては、ショートジャンパー線の設定が必要になり、手間
がかかり、さらに設定を誤るとシステムが動作しな（な
る。
本発明はこのような点に鑑みてなされたものであり、バ
ックプレーン上にバス調停回路を設けたバス制御方式を
提供することを目的とする。
ックプレーン上にバス調停回路を設けたバス制御方式を
提供することを目的とする。
（課題を解決するための手段〕
本発明では上記課題を解決するために、複数のモジュー
ルでバスを共有するバス制御方式において、 バス調停回路をバックプレーン上に設け、前記各モジュ
ールは独立したバス要求信号ラインと、バス使用許可信
号ラインとで該バス調停回路に接続されたことを特徴と
するバス制御方式が、提供される。
ルでバスを共有するバス制御方式において、 バス調停回路をバックプレーン上に設け、前記各モジュ
ールは独立したバス要求信号ラインと、バス使用許可信
号ラインとで該バス調停回路に接続されたことを特徴と
するバス制御方式が、提供される。
各モジエールはバス調停回路と直接接続されているので
、デイジ−チエインのように、バス使用許可信号の伝播
が遅れない。
、デイジ−チエインのように、バス使用許可信号の伝播
が遅れない。
また、バス調停回路がバックプレーン上に設けられて、
直接モジュールと接続されているので、ショートジャン
パー線の設定が不要である。
直接モジュールと接続されているので、ショートジャン
パー線の設定が不要である。
以下、本発明の一実施例を図面に基づいて説明する。
第１図に本発明の一実施例であるバス制御方式のブロッ
ク図を示す０図において、１は例えば数値制御装置シス
テム全体を制御するシステム制御ボードである。２．３
．４及び５は数値制御装置の各機能を実行するためのモ
ジュールＡＳＢ、Ｃ及びＤであり、−ａ的に内部にマイ
クロプロセッサ及びメモリを内蔵しており、数値制御装
置の各機能を実行する。これらのモジュールは数値制御
装置システムの規模に応じて、その個数が変化すする。
ク図を示す０図において、１は例えば数値制御装置シス
テム全体を制御するシステム制御ボードである。２．３
．４及び５は数値制御装置の各機能を実行するためのモ
ジュールＡＳＢ、Ｃ及びＤであり、−ａ的に内部にマイ
クロプロセッサ及びメモリを内蔵しており、数値制御装
置の各機能を実行する。これらのモジュールは数値制御
装置システムの規模に応じて、その個数が変化すする。
１０はバックプレーンであり、ＢＲライン（バス要求信
号ライン）１１、ＢＢＳＹライン（バス使用中信号ライ
ン）１２、ＢＧライン（バス使用許可信号ライン）１３
、バス調停回路２０及び図示されていないバス等から構
成されている。
号ライン）１１、ＢＢＳＹライン（バス使用中信号ライ
ン）１２、ＢＧライン（バス使用許可信号ライン）１３
、バス調停回路２０及び図示されていないバス等から構
成されている。
ここで、ＢＲライン１１とＢＧライン１３は直接各モジ
ュールとバス調停回路２０間を接続している。すなわち
、ＢＲ信号は直接各モジュールからバス調停回路２０に
送られ、バス調停回路２０は各モジュールのバス使用権
の優先度を判別して、各モジュールにＢＧ倍信号出力し
、ＢＧ倍信号受けたモジュールがバスを使用する。
ュールとバス調停回路２０間を接続している。すなわち
、ＢＲ信号は直接各モジュールからバス調停回路２０に
送られ、バス調停回路２０は各モジュールのバス使用権
の優先度を判別して、各モジュールにＢＧ倍信号出力し
、ＢＧ倍信号受けたモジュールがバスを使用する。
これらのラインはバックプレーン１０上にエツチングに
よるパターンとして形成される。また、バス調停回路２
０はバックプレーン１０上にＬＳＩ等の部品を実装する
ように構成してもよいし、バックプレーン１０にコネク
タを設けて、１枚のボードとして実装するようにしても
よい。
よるパターンとして形成される。また、バス調停回路２
０はバックプレーン１０上にＬＳＩ等の部品を実装する
ように構成してもよいし、バックプレーン１０にコネク
タを設けて、１枚のボードとして実装するようにしても
よい。
第１図の構成にすれば、ＢＧ倍信号伝播が遅れ、システ
ム制御ボードから遠いモジュールはバス使用権が得られ
難いという問題が解決される。さらに、バックプレーン
１０上にバス調停口１ａｒ２０１Ｊ＜設けられ、各モジ
ュールと個々にＢＲラインとＢＧラインが接続されてい
る。従って、デイジ−チエイン接続のように、１個のモ
ジエールを削除しても、ＢＧ信号ラインをシッートジャ
ンパー線で接続する等の設定の必要がなく、システム構
成が変化して設定の手間が省ける。
ム制御ボードから遠いモジュールはバス使用権が得られ
難いという問題が解決される。さらに、バックプレーン
１０上にバス調停口１ａｒ２０１Ｊ＜設けられ、各モジ
ュールと個々にＢＲラインとＢＧラインが接続されてい
る。従って、デイジ−チエイン接続のように、１個のモ
ジエールを削除しても、ＢＧ信号ラインをシッートジャ
ンパー線で接続する等の設定の必要がなく、システム構
成が変化して設定の手間が省ける。
第２図にバス調停回路の詳細を示す０図において、２１
は優先度判別回路であり、各モジュールからＢＲ信号を
受け、優先度ローテータ２２の各モジュールの優先度を
照合して、各モジュールの優先度を判別して、ＢＧ倍信
号出力する。２２は優先度ローテータであり、各モジュ
ールの優先度を順次割り付けていく。これには次のよう
な方式第１は一度ＢＧ信号を受け、バス使用権を得たモ
ジュールは最低の優先度として、各モジュールが平等に
優先度を取得する方式である。
は優先度判別回路であり、各モジュールからＢＲ信号を
受け、優先度ローテータ２２の各モジュールの優先度を
照合して、各モジュールの優先度を判別して、ＢＧ倍信
号出力する。２２は優先度ローテータであり、各モジュ
ールの優先度を順次割り付けていく。これには次のよう
な方式第１は一度ＢＧ信号を受け、バス使用権を得たモ
ジュールは最低の優先度として、各モジュールが平等に
優先度を取得する方式である。
第２は各モジュールに優先度を割り当ててい（方法であ
り、モジュールＡが最も高い優先度とし、モジュールＡ
がバス使用権を得ると、次はモジュールＢに最も高い優
先度を与える方式である。この他にも種々の方式がある
。
り、モジュールＡが最も高い優先度とし、モジュールＡ
がバス使用権を得ると、次はモジュールＢに最も高い優
先度を与える方式である。この他にも種々の方式がある
。
なお、上記の説明でバス制御方式が適用されるシステム
は数値制御装置として説明したが、これ以外にＰＣ（プ
ログラマブル・コントローラ）、ロボット制御装置のマ
イクロプロセッサ・システムにも同様に適用することが
できる。
は数値制御装置として説明したが、これ以外にＰＣ（プ
ログラマブル・コントローラ）、ロボット制御装置のマ
イクロプロセッサ・システムにも同様に適用することが
できる。
以上説明したように本発明では、バックプレーンにバス
調停回路を設け、各モジュールとバス調停回路の間を直
接結合したので、ＢＧ倍信号伝播の遅れがなく、シッー
トジャンパー線の設定が不要になる。
調停回路を設け、各モジュールとバス調停回路の間を直
接結合したので、ＢＧ倍信号伝播の遅れがなく、シッー
トジャンパー線の設定が不要になる。
従って、モジュールの追加、削除等のシステムの変更が
容易である。
容易である。
第１図は本発明の一実施例であるバス制御方式のブロッ
ク図、 第２図はバス調停回路の詳細を示す図、第３図は従来の
デイジ−チエイン形式のバス制御方式のブロック図、 第４図はモジュールの接続図である。 １・−一−−−・・・−・・−システム制御ボード２〜
５・−・・・・・・・−・−・・モジュールＡＮＤ１０
・−・−バックプレーン １１−・−一−−−−−−−−・ＢＲライン１２
・−〜−−ＢＢＹライン １３−・ ＢＧライン ２０・−−−−−−−−一・−・−・バス調停回路２１
・−・・・−・−−−−ｍ−優先度判別回路２２・−・
−・−・・−優先度ローテータ特許出願人 ファナック
株式会社 代理人 弁理士 服部毅巖 ＩＩ図 ＢＲ／ｌ言号 ８Ｇ侶号 第２図 第３図 ＝＝↓：ｆに：二ＢＢＳＹライ〉 ＳＲライ〕 一一、−−１３ ８Ｇライン 図
ク図、 第２図はバス調停回路の詳細を示す図、第３図は従来の
デイジ−チエイン形式のバス制御方式のブロック図、 第４図はモジュールの接続図である。 １・−一−−−・・・−・・−システム制御ボード２〜
５・−・・・・・・・−・−・・モジュールＡＮＤ１０
・−・−バックプレーン １１−・−一−−−−−−−−・ＢＲライン１２
・−〜−−ＢＢＹライン １３−・ ＢＧライン ２０・−−−−−−−−一・−・−・バス調停回路２１
・−・・・−・−−−−ｍ−優先度判別回路２２・−・
−・−・・−優先度ローテータ特許出願人 ファナック
株式会社 代理人 弁理士 服部毅巖 ＩＩ図 ＢＲ／ｌ言号 ８Ｇ侶号 第２図 第３図 ＝＝↓：ｆに：二ＢＢＳＹライ〉 ＳＲライ〕 一一、−−１３ ８Ｇライン 図
Claims (2)
- （１）複数のモジュールでバスを共有するバス制御方式
において、 バス調停回路をバックプレーン上に設け、前記各モジュ
ールは独立したバス要求信号ラインと、バス使用許可信
号ラインとで該バス調停回路に接続されたことを特徴と
するバス制御方式。 - （２）前記バス調停回路は優先度判別回路と優先度ロー
テータから構成されていることを特徴とする特許請求の
範囲第１項記載のバス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16141388A JPH0212357A (ja) | 1988-06-29 | 1988-06-29 | バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16141388A JPH0212357A (ja) | 1988-06-29 | 1988-06-29 | バス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0212357A true JPH0212357A (ja) | 1990-01-17 |
Family
ID=15734626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16141388A Pending JPH0212357A (ja) | 1988-06-29 | 1988-06-29 | バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0212357A (ja) |
-
1988
- 1988-06-29 JP JP16141388A patent/JPH0212357A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2558393B2 (ja) | 多重クラスタ信号プロセッサ | |
| EP0318221A2 (en) | Controlling responding by users of an intercommunications bus | |
| PL180351B1 (pl) | System komputerowy z ukladem mostkowym dla laczenia pierwszej i drugiej szyny PL PL | |
| JPS61265661A (ja) | 多重処理システム | |
| JPS60207918A (ja) | プログラマブルコントロ−ラ | |
| JPS59218532A (ja) | バス接続方式 | |
| US5398233A (en) | Method of resetting coupled modules and system using the method | |
| JPH02178753A (ja) | システムバスのエクステンダ | |
| JPH03189802A (ja) | プログラマブル・コントローラの上位リンクユニット | |
| EP0913941A1 (en) | System for connecting peripheral devices and having a priority arbitration, particularly in a microcontroller chip emulator | |
| JPH02307150A (ja) | 分散アービトレーション方式 | |
| JP3352101B2 (ja) | シーケンスコントローラ及びインターフェース方法 | |
| JPS62272345A (ja) | バス調停方式 | |
| JPH0318958A (ja) | マルチプロセッサシステム | |
| JPS62290903A (ja) | 複数のプログラマブルコントロ−ラの接続方式 | |
| KR920003283B1 (ko) | 다중처리기 시스템에서의 인터럽트 방법 | |
| JPH08161257A (ja) | 共通バス使用権制御システム | |
| JPS62256155A (ja) | バス争奪方式 | |
| JPH02132542A (ja) | パラレルバス制御方法 | |
| JPH0350604A (ja) | マルチシーケンス制御装置 | |
| JPS62152063A (ja) | マルチプロセツサシステムのバス構成方式 | |
| JPH02178752A (ja) | システムバスのエクステンダ | |
| JPS62262172A (ja) | マルチ・プロセツサ−・システム | |
| JP2000305611A (ja) | フィールドコントローラ | |
| JPH03288255A (ja) | マルチ・プロセッサのネットワーク制御方式 |