JPH02123795A - 多層回路基板 - Google Patents

多層回路基板

Info

Publication number
JPH02123795A
JPH02123795A JP63278392A JP27839288A JPH02123795A JP H02123795 A JPH02123795 A JP H02123795A JP 63278392 A JP63278392 A JP 63278392A JP 27839288 A JP27839288 A JP 27839288A JP H02123795 A JPH02123795 A JP H02123795A
Authority
JP
Japan
Prior art keywords
coaxial line
multilayer circuit
circuit board
conductor
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63278392A
Other languages
English (en)
Inventor
Yuko Suzuki
優子 鈴木
Kenichiro Tsubone
坪根 健一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63278392A priority Critical patent/JPH02123795A/ja
Publication of JPH02123795A publication Critical patent/JPH02123795A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 高速信号を伝送する同軸線路を埋設する多層回路基板の
構造に関し、 信号の漏話をできるだけ少なくすることを目的とし、 円筒形の外部導体の中心に絶縁体を介し中心導体を配設
した同軸線路を埋設し、該同軸線路を挟むように表裏面
にアース層を形成し多層に積層された絶縁性基板からな
り、前記同軸線路の外部導体と前記アース層とを接続す
るように構成する。
(産業上の利用分野〕 本発明は高速信号を伝送する同軸線路を埋設する多層回
路基板とその製造方法に関する。
通信装置において、Gllz以上の高周波帯域を扱う多
層回路基板は高速信号を伝送する線路は信号線(ストリ
ップ線)、に絶縁層を介し平行に近接してアース層を沿
わせたマイクロストリップ線路やトリプレートストリッ
プ線路に形成してインピーダンスの整合をとり、信号の
漏話を極力防止する必要がある。そのため、信号の漏話
の少ない良好な伝送特性を有する多層回路基板が要望さ
れている。
〔従来の技術〕
従来の高速信号を伝送する線路は、第4図(alの模式
図に示すようなストリップ線(信号線路)12を絶縁層
13を介し上、下のアース層14bで挟んだトリプレー
トストリップ線路と呼ばれる構造をなしている。
トリプレートストリップ線路の伝送特性は、上下のアー
ス層14b以外に絶縁層13、即ち、絶縁性基板の左右
両端に形成したストリップ線12を囲む(挟むアース層
14にも影響され、絶縁性基板13の幅Wが大小に異な
る第4図(b)と第4図(c)の場合を実験的に比較す
ると、GHz以上の高周波帯域を扱う場合、信号の漏話
を少なくする観点からみて幅Wの小さい第4図(C)の
方がインピーダンスの整合がとり易く基板内での空洞共
振を抑えて良好な伝送特性を示す。
この第4図(C1の模式図の実際の構造をなす多層回路
基板11は、第5図(a)、 (b)の要部側断面図お
よび斜視図に示すように複数の絶縁性基板13の間に配
線パターン14(部品を搭載実装するランド14aおよ
びアース層14aを含む)を形成し、それらの配線パタ
ーン14をピアホール14cで接続するとともに、高速
信号を伝送するストリップ線12を囲むように多数のピ
アホール14cを間隔Wに並列させ上下のアース層14
bと接続して方形に囲んでいる。
〔発明が解決しようとする課題〕
しかしながら、このような上記同軸線路構造によれば、
ピアホールで形成したアース層では断続的なシールドと
なるため、十分な電磁シールドが得られず、漏話が少な
い良好な伝送特性を得ることが難しいといった問題があ
った。
上記問題点に鑑み、本発明は信号の漏話をできるだけ少
なくすることのできる多層回路基板を提供することを目
的とする。
〔課題を解決するための手段〕
上記目的を達成するために、本発明の多層回路基板にお
いては、多層に積層された絶縁性基板に同軸線路を埋設
し、該同軸線路を挟むように表裏面にアース層を形成し
、同軸線路の外部導体とアース層とを接続するように構
成する。
〔作用〕
信号線路(ストリップライン)を同軸線路に形成し、こ
の同軸線路を多層回路基板に埋設し、同軸線路を挟むよ
うに表裏面にアース層を形成し、同軸線路の外部導体と
アース層とを接続することにより、電磁シールドされた
信号線路を有する多層回路基板が得られ、多層回路基板
内における信号の漏話を少なくすることができる。
〔実施例〕
以下図面に示した実施例に基づいて本発明の要旨を詳細
に説明する。
第1図(a)、 fb)の斜視図および側断面図に示す
ように、多層回路基板は両外層に部品を搭載実装するラ
ンド4aおよび後述する同軸線路2を上下に挟むアース
層4bを含む配線パターン4と、各内層に配線パターン
4と、回路に応じて各内層の配線パターン4を適宜に接
続するピアホール4Cとを形成して多層に積層された絶
縁性基板3と、円筒形の外部導体2bの軸心に中心導体
(信号線路)2aを絶縁体2cを介し配設した同軸線路
2とから構成される。
同軸線路2は絶縁性基板3に設けた埋め込み穴3aに埋
設し、同軸線路2の外部導体2bと両外層に形成したア
ース層4bとはピアホール4Cで(または直接に)接続
される。なお、同軸線路2は絶縁性基板3および配線パ
ターン4と同一組成の絶縁材および導体材料を用いて形
成し、加熱時の熱歪みの発生を防止する。
つぎに、第2図の製造工程を示す斜視図を用いて同軸線
路2の製造方法を説明する。即ち、第2図(alの巻取
り法では、 ■ステップ:絶縁体2cとなるセラミックグリーンシー
ト2c’ の端部に中心導体2aとなる導体ペースト 
(例えば、銅ペースト)2a’を印刷する。
■ステップ:これを巻回し乾燥する。巻径は多層回路基
板の厚さより少なくとも小さ(する。
■ステップ:外周面に外部導体2bとなる導体ペースト
2b’ を塗布し乾燥する。
第2図(blの抜型・貼合わせ法では、■ステップ:断
面半円のかまぼこ形くぼみ2個を備える抜型5に絶縁体
2cとなるセラミック絶縁ペースト2c”をそれぞれ流
し込み乾燥させた後、片方の中心に中心導体2aとなる
導体ペースHa’ を印刷し乾燥する。
■ステップ:抜型5から抜き出し、双方を合わせて圧着
する。
■ステップ:外周面に外部導体2bとなる導体ペース)
2b’を塗布し乾燥する。
第2図(C)の抜型法では、 ■ステップ:抜型6の円筒穴の軸心に心棒7を立て、絶
縁体2cとなるセラミック絶縁ペースト20″を流し込
み乾燥させる。
■ステップ:心棒7を抜き取り、その後に中心導体2a
となる導体ペース)2a’ を充填する。
■ステップ;抜型6から抜き出し、外周面に外部導体2
bとなる導体ペースト2b’ を塗布し乾燥する。
つぎに、第3図の側断面図により、この同軸線路2を用
いた多層回路基板の製造方法を説明する。
■ステップ:多層回路基板の絶縁性基板3を形成する各
セラミックグリーンシート3゛(図は6枚を示す)に位
置合わせ穴(図示路)、ピアホール4Cおよび同軸線路
2の埋め込み穴3aをパンチング加工により開ける。埋
め込み穴3aを大きさはその積層位置における同軸線路
2の外形寸法に合わせた寸法とする。
■ステップ:各セラミックグリーンシート3゛のピアホ
ール4Cに導体ペースト4c゛(例えば、銅ペースト)
を充填し、さらに表面に所定の配線パターン4を形成す
る導体ペースト4゛をスクリーン印刷し乾燥する。
■ステップー同軸線路2を埋め込むように挾みながら各
セラミックグリーンシート3゛を積層する。
■ステップ:積層したセラミックグリーンシート3゛を
900℃〜1000℃の温度の還元性雰囲気中で加熱、
圧着して焼成する。
■ステップ二表裏面の外層配線パターン4 (部品を実
装するランド4aおよびアース層4bを含む)を形成す
る導体ペースト4゛(銅ペースト)をスクリーン印刷し
乾燥した後、750℃〜900℃の温度の還元性雰囲気
中で加熱、圧着焼成する。
以上により、同軸線路2を埋設した多層回路基板を製造
することができる。
このように、信号線路と円筒形の外部導体とを同軸構造
に形成した同軸線路は、従来の信号線路で囲んだ不連続
なピアホールに比べて導体が連続し、かつ形状が一定し
ているため、信号の漏話が極めて少なくなり常に一定の
伝送特性を有する高速信号線路を形成することができる
また、同軸線路は上記した巻取り法や抜型・貼合わせ法
や抜型法などにより、予め単体で形状−定に容易に製作
することができる。
また、同軸線路を絶縁性基板および配線パターンと同一
または熱収縮率がほぼ等しい組成の絶縁材および導体材
料を用いて形成することにより、熱収縮率が実質等しく
なり基板の加熱、圧着焼成時の熱歪みをなくすことがで
きる。
〔発明の効果〕
以上、詳述したように本発明によれば、同軸線路を有す
る多層回路基板により、漏話の極めて少ない高速信号の
伝送特性の向上を図ることができるといった実用上極め
て有用な効果を発揮する。
【図面の簡単な説明】
第1図(al、 (b)は本発明による一実施例の斜視
図および側断面図、 第2図は第1図の同軸線路の製造工程を示す斜視図、 第3図は第2図を用いた第1図の製造工程を示す側断面
図、 第4図(a)、 (bl、 (C)はストリップ線路を
示す説明する模式図、 第5図(a)、 (telは従来技術による斜視図およ
び側断面図である。 図において、 1は多層回路基板、 2は同軸線路、 2aは中心導体(信号線路)、 2bは外部導体、 2cは絶縁体、 3は絶縁性基板、 4は配線パターン、 4bはアース層を示す。

Claims (1)

    【特許請求の範囲】
  1.  円筒形の外部導体(2b)の中心に絶縁体(2c)を
    介し中心導体(2a)を配設した同軸線路(2)を埋設
    し、該同軸線路(2)を挟むように表裏面にアース層(
    4b)を形成し多層に積層された絶縁性基板(3)から
    なり、前記同軸線路(2)の外部導体(2b)と前記ア
    ース層(4b)とを接続してなることを特徴とする多層
    回路基板。
JP63278392A 1988-11-01 1988-11-01 多層回路基板 Pending JPH02123795A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63278392A JPH02123795A (ja) 1988-11-01 1988-11-01 多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63278392A JPH02123795A (ja) 1988-11-01 1988-11-01 多層回路基板

Publications (1)

Publication Number Publication Date
JPH02123795A true JPH02123795A (ja) 1990-05-11

Family

ID=17596704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63278392A Pending JPH02123795A (ja) 1988-11-01 1988-11-01 多層回路基板

Country Status (1)

Country Link
JP (1) JPH02123795A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116310A (ja) * 1995-10-17 1997-05-02 Nippon Telegr & Teleph Corp <Ntt> 多入力多出力スイッチ回路
JP2015198153A (ja) * 2014-04-01 2015-11-09 日本特殊陶業株式会社 配線基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116310A (ja) * 1995-10-17 1997-05-02 Nippon Telegr & Teleph Corp <Ntt> 多入力多出力スイッチ回路
JP2015198153A (ja) * 2014-04-01 2015-11-09 日本特殊陶業株式会社 配線基板およびその製造方法

Similar Documents

Publication Publication Date Title
US5946794A (en) Method of manufacturing a composite microwave circuit module
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
JPH10172831A (ja) 積層型インダクタ
JPH07221512A (ja) 高周波接続線路
JPH10135714A (ja) 積層型導波管線路の結合構造
JP3347607B2 (ja) 積層型導波管線路
JP4278326B2 (ja) 空洞内における非対称型ストリップライン及びマイクロストリップ間の遷移
JP3659284B2 (ja) 高周波用多層配線基板およびその製造方法
JP2001313230A (ja) コンデンサアレイ
JP2800864B2 (ja) 積層電子部品
US20030128082A1 (en) Monolithic disc delay line and method for making the same
JPH11163192A (ja) セラミック多層同軸信号配線基板及びセラミック多層同軸信号配線基板の製造方法及び電子回路装置
JPH0637454A (ja) 多層配線セラミック基板およびその製造方法
WO2003059025A2 (en) Monolithic disc delay line and method for making same
JP2004072417A (ja) マイクロストリップライン、ストリップライン、およびこれらを用いた共振器
JP3543290B2 (ja) 多層コイル基板の製造方法
JP3684290B2 (ja) 積層電子部品とその製造方法
JP4825012B2 (ja) 配線基板の製造方法
JP3488288B2 (ja) 共振回路基板
JPH03263310A (ja) 積層インダクタの製造方法
JP7320341B2 (ja) 配線基板
JPH04321302A (ja) マイクロストリップ回路
JPH0660134U (ja) 積層チップemi除去フィルタ
JPH09199331A (ja) コイル部品およびその製造方法
JP3370552B2 (ja) 配線基板