JPH0660134U - 積層チップｅｍｉ除去フィルタ - Google Patents

Abstract

(57)【要約】 【目的】 低コストで生産性および歩留りが良く、高い
ＥＭＩ除去効果を有し、実装時における方向性の問題の
ない積層チップＥＭＩ除去フィルタの提供。 【構成】 まず、厚さ60μｍのNi-Zn-Cuフェライト系の
セラミックグリーンシートにスルーホール４を形成し、
Agを主成分とする導体ペーストを用い、スクリーン印刷
法でコイル導体パターン５および容量形成用電極パター
ン６を印刷する。次いで、これらのシートを、容量形成
用電極パターン６がコイル導体パターン５によって構成
されるコイルの周回パターン間に挿入されるように積層
し圧着する。次に、得られた積層体を 900℃で１Hr焼成
した後、内部電極導出端面および側面に、Agを主成分と
する電極ペーストを塗布し、 600℃で10分間焼付けを行
って外部端子電極（IN端子１、 OUT端子２、 G端子３）
を形成する。次いで、上記外部端子電極の表面にNiメッ
キおよびハンダメッキを行う。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、デジタル回路などにおけるＥＭＩ対策用の積層チップＥＭＩ除去フ ィルタに関し、さらに詳しくは、外部端子電極として接続端子であるＩＮ端子お よびＯＵＴ端子、ならびに接地端子であるＧ端子を有してなる３端子構造の積層 チップＥＭＩ除去フィルタに関する。

【０００２】

【従来の技術】

近年、電子デバイスは急激にデジタル化が進み、これに伴ってデジタル回路に おいて発生する高周波ノイズによる障害（ＥＭＩ）が問題となり、そのため、従 来の技術では、デジタル信号ラインにＥＭＩ除去フィルタを組み込むことなどに よりＥＭＩの除去を図っていた。

【０００３】 上記デジタル回路などにおけるＥＭＩの対策用フィルタとしては、一般に３端 子構造（ＩＮ端子、ＯＵＴ端子、Ｇ端子）のものが用いられており、現在、この ３端子構造のＥＭＩ除去フィルタは様々な方法で製造されているが、中でも小型 、面実装などのメリットを有する積層技術を用いて製造された積層チップＥＭＩ 除去フィルタが今後の主流になるものと考えられる。

【０００４】 このような積層技術を用いて製造された３端子構造の積層チップＥＭＩ除去フ ィルタは、図５に示すように、セラミックシートを積層することによって構成さ れた積層体８の端面および側面に、外部端子電極としてそれぞれ接続端子（ＩＮ 端子１、ＯＵＴ端子２）、および接地端子（Ｇ端子３）を有してなるものである 。

【０００５】 また、現在までに開発されている上記積層チップＥＭＩ除去フィルタは、原料 および回路構成によって分類することができる。すなわち、原料によって分類す ると、１種類のセラミック絶縁材料（誘電体または磁性体）によって構成された ものと、２種類以上の材料を複合化して構成されたものとに分けることができ、 回路構成によって分類すると、集中定数型（Ｔ型３次、π型３次）のものと、分 布定数型のものとに分けることができる。

【０００６】

【考案が解決しようとする課題】

しかしながら、上記のように原料および回路構成によって分類される従来の３ 端子構造の積層チップＥＭＩ除去フィルタには、それぞれ以下に示すような問題 点があった。

【０００７】 まず、２種類以上の材料を複合化して構成された複合タイプの積層チップＥＭ Ｉ除去フィルタは、例えば図６に示すように、誘電体材料９（コンデンサ部を構 成）と磁性体材料１０（インダクタ部を構成）とを複合化することによって構成 することができる。このような積層チップＥＭＩ除去フィルタには、コンデンサ 部およびインダクタ部の設計の自由度が高く、高容量、高インダクタンスの取得 が容易であるというメリットはあるが、異種材料の同時焼成を行うため技術的な 難易度が高く、歩留り低下や高コスト化などが避けられないという問題点があっ た。

【０００８】 また、近年の信号の高周波化への移行により、特に信号ラインのＥＭＩ対策に 用いられるフィルタには、高容量や高インダクタンスが必要とされなくなったた め、上記複合タイプのメリットは少なくなっている。

【０００９】 一方、１種類の材料によって構成された積層チップＥＭＩ除去フィルタは、例 えば図７や図８に示すように、一種類の絶縁性材料１１によって構成することが できる。このような積層チップＥＭＩ除去フィルタには、製造過程における技術 的な難易度が低いため、歩留りやコスト面において上記複合タイプのものより有 利であるという利点がある。

【００１０】 また、このような１種類の材料を積層して構成された積層チップＥＭＩ除去フ ィルタには、図１０（Ｔ型３次）や図１１（π型３次）に示すように、コンデン サ部とインダクタ部とが独立した集中定数型の回路構成のものと、図９に示すよ うなインダクタンスと容量が分散した分布定数型の回路構成のものとがあるが、 一般に分布定数型の回路構成のもののほうが集中定数型の回路構成のものよりも ノイズ除去効果が高いため、分布定数型の回路構成のＥＭＩ除去フィルタが数多 く提案されている。

【００１１】 しかしながら、図７に示すような構造（側面への引き出し部を有する容量形成 用電極パターン６とコイルを構成する周回パターンであるコイル導体パターン５ との間で分布的に容量を取得する）からなる分布定数型の回路構成の積層チップ ＥＭＩ除去フィルタには、得られる容量値が低いという問題点があった。なお、 この問題点を補うため、容量形成用電極と周回パターンとの間隔を狭める（ダミ ーを減らす）と、コイルにおいて発生する磁束に干渉してインダクタンス値が大 きく変化し、適当なＬＣの定数を得るための設計を行うことが極めて困難である という問題点があった。

【００１２】 また、図８に示すような構造（コイル導体パターン５に容量形成用電極パター ン６を近接させて容量を取得する）の分布定数型の回路構成の積層チップＥＭＩ 除去フィルタにも、得られる容量値が低いという問題点があった。なお、この問 題点を補うため、コイル導体パターン５と容量形成用電極パターン６との距離を 近付けると、印刷時の導体パターンの滲みなどにより、ＩＮ−ＯＵＴの信号側と Ｇの接地側との絶縁不良が生じ易くなってしまうという問題点があった。

【００１３】 さらに、このＥＭＩ除去フィルタは容量形成用電極が線状であるため、本来の 回路（図９）にインダクタ成分が付加して図１２に示すような回路になりやすく 、ノイズ除去効果が損なわれてしまう危険性が高いという問題点があった。

【００１４】 さらにまた、このＥＭＩ除去フィルタは、接地電極が部品における一方の側面 にしか形成されないため方向性があり、製造が困難である上製造コストが高く、 しかも基板への実装時における実装方向ミスによる不良が発生しやすいという問 題点があった。

【００１５】 なお、図８に示すＥＭＩ除去フィルタの変形として、容量形成用電極をコイル 導体パターンの間にうつしたものもあるが、このような構造とすることより上記 絶縁の問題はなくなるが、接地電極側に加わるインダクタ成分の問題や方向性の 問題は解決しない。

【００１６】 そこで本考案は、上記従来の技術の問題点を解決し、低コストで生産性および 歩留りが良く、高いＥＭＩ除去効果を有し、実装時における方向性の問題のない 積層チップＥＭＩ除去フィルタを提供することを目的とする。

【００１７】

【課題を解決するための手段】

本考案者は、上記目的を達成するために鋭意研究した結果、全体を同一のセラ ミック絶縁材料によって構成し、容量形成用電極をコイルの周回パターンの間に 形成して分布定数型の回路を構成することにより、上記課題が解決されることを 見い出し、本考案に到達した。

【００１８】 すなわち、本考案は、絶縁体内部にらせん状のコイルおよび容量形成用電極が 埋設され、外部端子電極として接続端子であるＩＮ端子およびＯＵＴ端子、なら びに接地端子であるＧ端子を有してなる３端子構造の積層チップＥＭＩ除去フィ ルタであって、前記絶縁体が一種類のセラミック絶縁材料からなり、容量形成用 電極がコイルの周回パターン間に形成され、分布定数型の回路が構成されている ことを特徴とする積層チップＥＭＩ除去フィルタを提供するものである。

【００１９】

【作用】

本考案の積層チップＥＭＩ除去フィルタは、全体が同一のセラミック絶縁材料 からなり（例えばフェライト、酸化チタン、ガラスセラミックスなど）、容量形 成用電極はコイルの周回パターンの間に必要に応じて１〜複数ケ所に形成され、 複数の箇所で容量を形成するものである。そのため、全体としては分布定数型の 回路構成となり、その等価回路図は図９に示す通りである。

【００２０】 上記のような構成からなる本考案の積層チップＥＭＩ除去フィルタは、容量が 積層された絶縁性セラミックシートの層間で取得されるため、ＥＭＩ対策に必要 な容量値を十分に得ることができる。これは、通常、グリーンシート法や印刷法 などで形成されるセラミック層は10μｍ〜数十μｍ程度と薄いためである。

【００２１】 また、本考案の積層チップＥＭＩ除去フィルタは、容量形成用電極の数や多少 の幅の変化などで取得容量値を変化させることができるため、そ設計が極めて容 易であり、しかも容量値の設計変更に伴うインダクタンス値の変化が少ないため 、インダクタンス値の設計も容易である。

【００２２】 さらに、本考案のＥＭＩ除去フィルタを構成する絶縁性のセラミック層は、積 層コンデンサなどで絶縁層としての実績があり、絶縁不良は発生しにくい。さら にまた、本考案のＥＭＩ除去フィルタに内設される容量形成用電極パターンは、 幅が広く接地部（接地端子電極）までの距離も短いため、インダクタ成分が付加 しにくく、ノイズ対策効果が大きい。

【００２３】 さらにまた、本考案のＥＭＩ除去フィルタは、内設される容量形成用電極パタ ーンが部品における両側面に引き出され、部品両側面に接地端子電極が形成され る（対象構造である）ため、生産および実装時における方向性の問題はない。

【００２４】 以下、実施例により本考案をさらに詳細に説明する。しかし本考案の範囲は以 下の実施例により制限されるものではない。

【００２５】

【実施例】

本考案の積層チップＥＭＩ除去フィルタのグリーンシート法による製造方法の 一例を以下に示す。

【００２６】 まず、Ｎｉ−Ｚｎ−Ｃｕフェライトからなるセラミック絶縁材料、ポリビニル ブチラール樹脂、および溶剤（トルエン、エタノール、ＩＰＡの混合物）を混合 して得たスラリーを用い、ドクターブレード法によって厚さ60μｍのセラミック グリーンシート７を製造した。

【００２７】 次いで、上記グリーンシート７に、図２に示すように、所定の位置に層間接続 用のスルーホール４を形成し、さらにＡｇを主成分とする導体ペーストを用い、 スクリーン印刷法によってコイル導体パターン５および容量形成用電極パターン ６を印刷した。

【００２８】 なお、本実施例においては上記印刷パターンを図２（ａ）ないし（ｈ）に示す ８種類としたが、図２（ｂ）および（ｃ）を図２（ｇ）および（ｈ）とすると、 図２（ｄ）および（ｅ）は兼用することができるため、印刷パターンは４種類と なり、生産効率の向上を図ることができる。また、通常、グリーンシート上には 多数個の印刷パターンが形成されるが（多数個取り）、本実施例においては便宜 上チップ１個分の印刷パターンをグリーンシート上に形成した場合を示した。

【００２９】 次に、上記印刷パターンが形成されたシート、および印刷パターンが形成され ていないシートを、次のような構成で積層した。まず、ダミーシートとして印刷 パターンが形成されていないグリーンシート７を５層積層し、その上に図２（ｆ ）、（ｄ）、（ｃ）、（ｂ）、（ｅ）、（ｄ）、（ｃ）、（ｂ）および（ａ）に 示すシート７を順次積層し、さらにその上にダミーシートとして印刷パターンが 形成されていないグリーンシート７を５層積層した（図３）。

【００３０】 次いで、これを 100℃、 200kg／cm² で60秒間加圧して圧着し、コイル導体パ ターン５によって構成されたコイル末端部、および容量形成用電極パターン６の 端部（引き出し部の端部）が一対の対向する端面および一対の対向する側面に導 出された積層体８を得た（図４）。なお、上記のように通常の多数個取りの場合 には圧着後にチップサイズへの裁断が行われる。

【００３１】 次に、得られた積層体８を 900℃で１時間焼成した後、積層体８における内部 電極導出端面および側面に、Ａｇを主成分としガラスフリットを含む電極ペース トを塗布し、 600℃で10分間焼付けを行って外部端子電極（ＩＮ端子１、ＯＵＴ 端子２、Ｇ端子３）を形成した（図５）。次いで、上記外部端子電極の表面にＮ ｉメッキおよびハンダメッキを行い、本考案の積層チップＥＭＩ除去フィルタを 得た（図１）。

【００３２】

【考案の効果】

本考案の積層チップＥＭＩ除去フィルタは、低コストで生産性および歩留り良 く製造することができる。また、本考案の積層チップＥＭＩ除去フィルタは、Ｅ ＭＩ除去効果が高く、生産および実装時における方向性の問題がない。

【図面の簡単な説明】

【図１】本考案の積層チップＥＭＩ除去フィルタの一例
を示す透視斜視図である。

【図２】本考案の積層チップＥＭＩ除去フィルタの一例
を構成する印刷パターンが印刷されたシートを示す平面
図である。

【図３】図２に示すシートの積層態様を示す積層体の分
解斜視図である。

【図４】図２に示すシートを積層および圧着して得た積
層体を示す斜視図である。

【図５】３端子構造の積層チップＥＭＩ除去フィルタの
外観を示す斜視図である。

【図６】集中定数型の回路構成の積層チップＥＭＩ除去
フィルタの一例を構成する積層体の分解斜視図である。

【図７】分布定数型の回路構成の積層チップＥＭＩ除去
フィルタの一例を構成する積層体の分解斜視図である。

【図８】分布定数型の回路構成の積層チップＥＭＩ除去
フィルタの別の一例を構成する積層体の分解斜視図であ
る。

【図９】分布定数型の回路の一例を示す回路図である。

【図１０】集中定数型の回路の一例を示す回路図であ
る。

【図１１】集中定数型の回路の別の一例を示す回路図で
ある。

【図１２】図９の回路にインダクタ成分が付加した回路
を示す回路図である。

【符号の説明】

１‥‥‥ＩＮ端子 ２‥‥‥ＯＵＴ端子 ３‥‥‥Ｇ端子 ４‥‥‥スルーホール ５‥‥‥コイル導体パターン ６‥‥‥容量形成用電極パターン ７‥‥‥グリーンシート ８‥‥‥積層体 ９‥‥‥誘電体材料 １０‥‥磁性体材料 １１‥‥絶縁性材料

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 絶縁体内部にらせん状のコイルおよび容
   量形成用電極が埋設され、外部端子電極として接続端子
   であるＩＮ端子およびＯＵＴ端子、ならびに接地端子で
   あるＧ端子を有してなる３端子構造の積層チップＥＭＩ
   除去フィルタであって、前記絶縁体が一種類のセラミッ
   ク絶縁材料からなり、容量形成用電極がコイルの周回パ
   ターン間に形成され、分布定数型の回路が構成されてい
   ることを特徴とする積層チップＥＭＩ除去フィルタ。