JPH02123881A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH02123881A JPH02123881A JP63276070A JP27607088A JPH02123881A JP H02123881 A JPH02123881 A JP H02123881A JP 63276070 A JP63276070 A JP 63276070A JP 27607088 A JP27607088 A JP 27607088A JP H02123881 A JPH02123881 A JP H02123881A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- video signal
- image data
- memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/272—Means for inserting a foreground image in a background image, i.e. inlay, outlay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、連続的なテレビジョン信号等のビデオ画像
に、文字、グラフィック等のディジタル画像をスーパー
インポーズして出力する場合等に用いられる映像信号処
理装置に関するものである。
に、文字、グラフィック等のディジタル画像をスーパー
インポーズして出力する場合等に用いられる映像信号処
理装置に関するものである。
第４図は例えば特開昭６０−１３６８２８号公報に示さ
れた従来の映像信号処理装置を示すブロック図であシ、
第４図において、１は映像信号ＶＩを導く線、２は映像
信号ＶＩから色信号を分離するデコーダ、３は色信号を
ディジタル化するＡ／Ｄ変換器、４はＡ／Ｄ変換された
ディジタル映像信号をフィールド又はフレーム単位でビ
デオ画像データとして格納する第１のメモリで、メモリ
へのデータ入出力を制御する制御回路を含む。５は文字
、グラフィック等のディジタル画像の入力や表示内容。
れた従来の映像信号処理装置を示すブロック図であシ、
第４図において、１は映像信号ＶＩを導く線、２は映像
信号ＶＩから色信号を分離するデコーダ、３は色信号を
ディジタル化するＡ／Ｄ変換器、４はＡ／Ｄ変換された
ディジタル映像信号をフィールド又はフレーム単位でビ
デオ画像データとして格納する第１のメモリで、メモリ
へのデータ入出力を制御する制御回路を含む。５は文字
、グラフィック等のディジタル画像の入力や表示内容。
手順、プログラム等の入力を行うマンマシンインタフェ
ース、６は画像表示のプログラム等の実行を制御するＣ
ＰＵ、 ７はプログラムを格納するメモリ、９は文字、
グラフィック等のディジタル画像データを格納するディ
スク、８はディスク９を制御するディスクコントローラ
、１０はＣＰＵ ６のプログラムの実行に必要な各部の
インタフェースが接続されるプログラムコントロールチ
ャンネル用のバス、１１はディジタル画像データの伝送
を行うＤＭＡバス、１２はディジタル画像データをフィ
ールド又はフレーム単位で格納する第２のメモリ、１３
は第１のメモす４からのビデオ画像データ又は第２のメ
モリ１２からのディジタル画像データを選択的に読み出
す第１のバス、１４は映像信号ＶＩに基づくタイミング
で第１のバス１３を制御スルハスコントローラ、１５は
第１のバス１３で読み出されたビデオ画像データ又はデ
ィジタル画像データを画像表示信号ｖＯに変換する出力
装置、１６は画像表示信号ｖＯが供給されるモニタであ
る。
ース、６は画像表示のプログラム等の実行を制御するＣ
ＰＵ、 ７はプログラムを格納するメモリ、９は文字、
グラフィック等のディジタル画像データを格納するディ
スク、８はディスク９を制御するディスクコントローラ
、１０はＣＰＵ ６のプログラムの実行に必要な各部の
インタフェースが接続されるプログラムコントロールチ
ャンネル用のバス、１１はディジタル画像データの伝送
を行うＤＭＡバス、１２はディジタル画像データをフィ
ールド又はフレーム単位で格納する第２のメモリ、１３
は第１のメモす４からのビデオ画像データ又は第２のメ
モリ１２からのディジタル画像データを選択的に読み出
す第１のバス、１４は映像信号ＶＩに基づくタイミング
で第１のバス１３を制御スルハスコントローラ、１５は
第１のバス１３で読み出されたビデオ画像データ又はデ
ィジタル画像データを画像表示信号ｖＯに変換する出力
装置、１６は画像表示信号ｖＯが供給されるモニタであ
る。
次に動作について、第５図及び第６図の概念図および動
作モデル図を参照しながら説明する。
作モデル図を参照しながら説明する。
まず、連続入力される映像信号ＶＩがデコーダ２によシ
ブコードされて、各色信号Ｒ，Ｇ、Ｂに分離され、続い
てＡ／］）変換器３でディジタル信号に変換される。次
にこのディジタル信号は第１のメモリ４に記憶される。
ブコードされて、各色信号Ｒ，Ｇ、Ｂに分離され、続い
てＡ／］）変換器３でディジタル信号に変換される。次
にこのディジタル信号は第１のメモリ４に記憶される。
例えば、第５図の画面ｄに示すような内容の映像信号Ｖ
Ｉがリアルタイムで第１のメモリ４に格納される。
Ｉがリアルタイムで第１のメモリ４に格納される。
一方、第５図の画面ｅＫ示すような内容のディジタル画
像データがマンマシンインタフェース５によシ作成され
、ディスク９に格納されている。
像データがマンマシンインタフェース５によシ作成され
、ディスク９に格納されている。
これはＣＰＵ６の指令により読み出され、ディスクコン
トローラ８を介してＤＭＡバス１１に送出される。この
送出されたディジタル画像データは、第２のメモリ１２
にフレーム単位又はフィールド単位で記憶される。第１
のメモリ４と第２のメモリ１２とは同じ走査タイミング
（速度）で各データの出力を行い、その際、第６図の動
作モデル図に示すように、第２のメモリ１２が出力する
ディジタル画像データの画面ｅに透明色部Ｐがあるか否
かを判定部２３で判定し、これに応じて、スイッチ２１
．２２の一方を閉じ、各メモリ４．１２のいずれかのデ
ータを、選択的に第１のバス１３に出力する。すなわち
、走査中において、第２のメモリ１２のディジタル画像
データに上記透明色部Ｐがあれば、このディジタル画像
データの出力をカットして、第１のメモリ４からのビデ
オ画像データを第１のバス１３に送シ、逆に上記透明色
部Ｐがディジタル画像データになければ、第１のメ％ｌ
Ｊ４の出力をカットし、第２のメモリ１２のディジタル
画像データを、第１のバス１３に出力する。
トローラ８を介してＤＭＡバス１１に送出される。この
送出されたディジタル画像データは、第２のメモリ１２
にフレーム単位又はフィールド単位で記憶される。第１
のメモリ４と第２のメモリ１２とは同じ走査タイミング
（速度）で各データの出力を行い、その際、第６図の動
作モデル図に示すように、第２のメモリ１２が出力する
ディジタル画像データの画面ｅに透明色部Ｐがあるか否
かを判定部２３で判定し、これに応じて、スイッチ２１
．２２の一方を閉じ、各メモリ４．１２のいずれかのデ
ータを、選択的に第１のバス１３に出力する。すなわち
、走査中において、第２のメモリ１２のディジタル画像
データに上記透明色部Ｐがあれば、このディジタル画像
データの出力をカットして、第１のメモリ４からのビデ
オ画像データを第１のバス１３に送シ、逆に上記透明色
部Ｐがディジタル画像データになければ、第１のメ％ｌ
Ｊ４の出力をカットし、第２のメモリ１２のディジタル
画像データを、第１のバス１３に出力する。
この結果、＠５図に示す画面ｆに対応する画像表示信号
ｖＯが出力装置１５を通して出力され、この出力により
ビデオ画像にディジタル画像がスーパーインポーズされ
た画面ｆがモニタ１６上に表示される。
ｖＯが出力装置１５を通して出力され、この出力により
ビデオ画像にディジタル画像がスーパーインポーズされ
た画面ｆがモニタ１６上に表示される。
一方、この種の装置においては、第７図あるいは第８図
に示すように、映像信号の縮小（又は拡大）処理と組合
わせた多様な表示が必要であるが、この場合、映像信号
の縮小又は拡大処理に°必要なデータや制御コマンド信
号（縮小率又は拡大率表示位置等）は、バス１０を介し
てＣＰＵ６から与えられる。
に示すように、映像信号の縮小（又は拡大）処理と組合
わせた多様な表示が必要であるが、この場合、映像信号
の縮小又は拡大処理に°必要なデータや制御コマンド信
号（縮小率又は拡大率表示位置等）は、バス１０を介し
てＣＰＵ６から与えられる。
従来の映像信号処理装置は以上のように構成されている
ので、第１および第２のメモＩ７４ 、１２は、バス１
０及びｇｌのバス１３とのインタフェースが夫々必要で
あシ、また第２のメモリ１２はＤＭＡバス１１とのイン
タフェースが必要であυ、このため、ハードウェアの構
成が複雑になる。さらに例えば、表示内容を第７図の例
から第８図の例へと切換える場合は、ディジタル画像の
切換わシタイミングはＤＭＡバス１１の速度に支配され
、一方、ビデオ画像の切換わシタイミングはＣＰＵ ６
のコマンド伝送速度に依存している。このため、両者の
切換わりタイミングの差によシ、表示内容の切換わり時
において、ビデオ画像とディジタル画像との切換わシに
時間的なズレが生じ、表示内容がスムーズに切換えられ
ないという問題点がありた。
ので、第１および第２のメモＩ７４ 、１２は、バス１
０及びｇｌのバス１３とのインタフェースが夫々必要で
あシ、また第２のメモリ１２はＤＭＡバス１１とのイン
タフェースが必要であυ、このため、ハードウェアの構
成が複雑になる。さらに例えば、表示内容を第７図の例
から第８図の例へと切換える場合は、ディジタル画像の
切換わシタイミングはＤＭＡバス１１の速度に支配され
、一方、ビデオ画像の切換わシタイミングはＣＰＵ ６
のコマンド伝送速度に依存している。このため、両者の
切換わりタイミングの差によシ、表示内容の切換わり時
において、ビデオ画像とディジタル画像との切換わシに
時間的なズレが生じ、表示内容がスムーズに切換えられ
ないという問題点がありた。
この発明は上記のような問題点を解決するためになされ
たもので、単純なハードウェア構成を実現するとともに
、表示内容の円滑な切換え制御を実現することのできる
映像信号処理装置を得ることを目的とする。
たもので、単純なハードウェア構成を実現するとともに
、表示内容の円滑な切換え制御を実現することのできる
映像信号処理装置を得ることを目的とする。
この発明に係る映像信号処理装置は、従来、表示内容の
制御に必要であったプログラムコントロールチャンネル
用のバスとＤＭＡバスとを第２のバスとして１本のバス
にまとめるとともに、そのデータの伝送タイミングを映
像信号と同期したタイミングとし、その際ディジタル画
像データは、映像信号の映像期間に第２のバスを介して
伝送し、映像信号の処理に必要なデータや制御コマンド
信号等は、映像信号の帰線消去期間に同じ第２のバスを
介して時分割多重伝送するようにしたものである。
制御に必要であったプログラムコントロールチャンネル
用のバスとＤＭＡバスとを第２のバスとして１本のバス
にまとめるとともに、そのデータの伝送タイミングを映
像信号と同期したタイミングとし、その際ディジタル画
像データは、映像信号の映像期間に第２のバスを介して
伝送し、映像信号の処理に必要なデータや制御コマンド
信号等は、映像信号の帰線消去期間に同じ第２のバスを
介して時分割多重伝送するようにしたものである。
この発明における映像信号処理装置は、表示内容の制御
に必要でありた２つのバスを１つのバスとし、そのデー
タ伝送タイミングを映像信号に準拠したタイミングとす
るとともに、映像信号の処理に必要なデータ制御、コマ
ンド信号等を時分割多重伝送することによシ、ハードウ
ェア構成が単純化され、表示内容の切換え制御もスムー
ズに行なうことができるようになる。
に必要でありた２つのバスを１つのバスとし、そのデー
タ伝送タイミングを映像信号に準拠したタイミングとす
るとともに、映像信号の処理に必要なデータ制御、コマ
ンド信号等を時分割多重伝送することによシ、ハードウ
ェア構成が単純化され、表示内容の切換え制御もスムー
ズに行なうことができるようになる。
以下、この発明の一実施例を図について説明する。
第１図においては第４図と対応する部分には同一符号を
付して説明を省略する。２０はこの発明による第２のバ
スであ夛、前述した第４図におけるバス１０及びＤＭＡ
バス１１は省略され、これらに接続されていた第１のメ
モリ４．第２のメモリ１２は、何れもこの第２のバス２
０に接続されている。またこの第２のバス２０はＣＰＵ
６によシ駆動され、従って、このＣＰＵ６は第２のバス
２０を駆動する信号発生装置としても用いられている。
付して説明を省略する。２０はこの発明による第２のバ
スであ夛、前述した第４図におけるバス１０及びＤＭＡ
バス１１は省略され、これらに接続されていた第１のメ
モリ４．第２のメモリ１２は、何れもこの第２のバス２
０に接続されている。またこの第２のバス２０はＣＰＵ
６によシ駆動され、従って、このＣＰＵ６は第２のバス
２０を駆動する信号発生装置としても用いられている。
次に動作について説明する。第２図に第２のバス２０の
概略的なデータ伝送のタイミングを示す。
概略的なデータ伝送のタイミングを示す。
従来ＤＭＡバスを介して伝送されていたディジタル画像
データは、映像信号ＶＩの映像期間Ｔ、に相当するタイ
ミングで伝送される。さらに従来、バス１０を介して伝
送されていた映像信号ＶＩの拡大、縮小、あるいは表示
位置の指定等に必要なパラメータ等のデータや各種制御
コマンド信号等は、映像信号の垂直帰線消去期間Ｔ１に
相当するタイミングで、ディジタル画像データと同一の
信号線上を時分割多重伝送される。一方、第１のメモリ
４及び第２のメモリ１２に対して夫々必要なコマンド信
号を与えたシ、あるいは画像データを選択的に取シ出す
ことによって、１つの第２のバス２０で従来と同等の働
きが実現できる。さらに、表示内容の切換えに対しても
、切換え制御コマンド信号を垂直帰線消去期間Ｔ、に多
重しているので、ディジタル画像データの更新とともに
ビデオ画像データの処理も１フイールド（１／６０ ｓ
ｅｃ ）以内で処理され、スムーズな画面の切換えが実
現できる。
データは、映像信号ＶＩの映像期間Ｔ、に相当するタイ
ミングで伝送される。さらに従来、バス１０を介して伝
送されていた映像信号ＶＩの拡大、縮小、あるいは表示
位置の指定等に必要なパラメータ等のデータや各種制御
コマンド信号等は、映像信号の垂直帰線消去期間Ｔ１に
相当するタイミングで、ディジタル画像データと同一の
信号線上を時分割多重伝送される。一方、第１のメモリ
４及び第２のメモリ１２に対して夫々必要なコマンド信
号を与えたシ、あるいは画像データを選択的に取シ出す
ことによって、１つの第２のバス２０で従来と同等の働
きが実現できる。さらに、表示内容の切換えに対しても
、切換え制御コマンド信号を垂直帰線消去期間Ｔ、に多
重しているので、ディジタル画像データの更新とともに
ビデオ画像データの処理も１フイールド（１／６０ ｓ
ｅｃ ）以内で処理され、スムーズな画面の切換えが実
現できる。
なお、上記実施例では表示制御に関連する第２のバス２
０とディジタル画像データの作成、あるいはプログラム
の作成に関連するバス１０が、１つのＣＰＵ６により制
御されるような説明を行なった。一方、この発明のポイ
ントは、従来、バス１０を介して与えられていた制御コ
マンド信号等が第２のバス２０を介して与えられるよう
になり、このためバス１０が、表示制御部から独立する
ことである。従って、第３図に示すように、装置全体を
表示系４０と制御系５０とに機能的にも、また構造的に
も分割することができるようになる。ここで両者は、標
準的なごく単純なインタフェース３０を介して結びつけ
ればよい。
０とディジタル画像データの作成、あるいはプログラム
の作成に関連するバス１０が、１つのＣＰＵ６により制
御されるような説明を行なった。一方、この発明のポイ
ントは、従来、バス１０を介して与えられていた制御コ
マンド信号等が第２のバス２０を介して与えられるよう
になり、このためバス１０が、表示制御部から独立する
ことである。従って、第３図に示すように、装置全体を
表示系４０と制御系５０とに機能的にも、また構造的に
も分割することができるようになる。ここで両者は、標
準的なごく単純なインタフェース３０を介して結びつけ
ればよい。
なお、第３図において、６１は制御系５ｏに設けられた
ＣＰＵ、 ６２は表示系４０に設けられ第２のバス２０
を駆動する信号発生装置であり、複数のディジタル画像
データを格納するメモリを有している。インタフェース
３０はＣＰＵ６１と信号発生装置６２とを接続する。ま
た信号発生装置６２にディジタル画像データを格納する
ディスクを接続してもよい。また制御系５０は、パーソ
ナルコンビエータ等の汎用的なハードウェアを利用する
ことができる。表示系４０も従来の３種類のバス構成が
２種類のバス構成となるので、インタフェ−スが削減さ
れ、ハードウェア構成が単純化される。
ＣＰＵ、 ６２は表示系４０に設けられ第２のバス２０
を駆動する信号発生装置であり、複数のディジタル画像
データを格納するメモリを有している。インタフェース
３０はＣＰＵ６１と信号発生装置６２とを接続する。ま
た信号発生装置６２にディジタル画像データを格納する
ディスクを接続してもよい。また制御系５０は、パーソ
ナルコンビエータ等の汎用的なハードウェアを利用する
ことができる。表示系４０も従来の３種類のバス構成が
２種類のバス構成となるので、インタフェ−スが削減さ
れ、ハードウェア構成が単純化される。
以上のように、この発明によれば、ディジタル画像デー
タの伝送と、映像信号の処理に必要な制御コマンド信号
等を１つのバスで多重伝送するとともに、伝送タイミン
グを映像信号と同期させる構成としたので、ハードウェ
ア構成が簡単になるとともに、表示内容の切換えもスム
ーズに行なうことができる効果が得られる。
タの伝送と、映像信号の処理に必要な制御コマンド信号
等を１つのバスで多重伝送するとともに、伝送タイミン
グを映像信号と同期させる構成としたので、ハードウェ
ア構成が簡単になるとともに、表示内容の切換えもスム
ーズに行なうことができる効果が得られる。
第１図はこの発明の一実施例による映像信号処理装置を
示すブロック図、第２図は同装置の第２のパスの動作を
示すタイミングチャート、第３図はこの発明の他の実施
例による映像信号処理装置を示すブロック図、第４図は
従来の映像信号処理装置を示すブロック図、第５図は同
装置によるスーパーインポース表示を説明する図、第６
図は同装置の動作モデル図、第７図及び第８図は映像信
号を縮小して表示する場合を説明する図である。 ４は第１のメモリ、６はＣＰＵ１１２は第２のメモリ、
１３は第１のパス、２０は第２のバス。 なお、図中、同一符号は同一 又は相当部分を示す。 特 許 出 願 人 三菱電機株式会社 （外２名）
示すブロック図、第２図は同装置の第２のパスの動作を
示すタイミングチャート、第３図はこの発明の他の実施
例による映像信号処理装置を示すブロック図、第４図は
従来の映像信号処理装置を示すブロック図、第５図は同
装置によるスーパーインポース表示を説明する図、第６
図は同装置の動作モデル図、第７図及び第８図は映像信
号を縮小して表示する場合を説明する図である。 ４は第１のメモリ、６はＣＰＵ１１２は第２のメモリ、
１３は第１のパス、２０は第２のバス。 なお、図中、同一符号は同一 又は相当部分を示す。 特 許 出 願 人 三菱電機株式会社 （外２名）
Claims (1)
- 映像信号から得られるビデオ画像データを格納する第１
のメモリと、文字、グラフィック等の内容を持つディジ
タル画像データを格納する第２のメモリと、上記第１及
び第２のメモリに格納されたビデオ画像データ又はディ
ジタル画像データを選択的に読み出して出力する第１の
バスとを有する映像信号処理装置において、上記第１及
び第２のメモリに接続される第２のバスと、この第２の
バスを駆動する信号発生装置とを設け、この信号発生装
置は上記映像信号と同期して上記第２のメモリに対して
上記ディジタル画像データを上記第２のバスを通じて伝
送させると共に、上記映像信号の帰線消去期間に上記第
１のメモリに対して上記ビデオ画像データの処理に必要
なデータ、制御コマンド信号等を上記第２のバスを通じ
て時分割多重伝送させることを特徴とする映像信号処理
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276070A JPH0783454B2 (ja) | 1988-11-02 | 1988-11-02 | 映像信号処理装置 |
| US07/381,945 US4996598A (en) | 1988-11-02 | 1989-07-19 | Apparatus for processing video signal |
| DE68925023T DE68925023T2 (de) | 1988-11-02 | 1989-07-21 | Videosignalverarbeitungsgerät. |
| EP89113398A EP0366871B1 (en) | 1988-11-02 | 1989-07-21 | Apparatus for processing video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276070A JPH0783454B2 (ja) | 1988-11-02 | 1988-11-02 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02123881A true JPH02123881A (ja) | 1990-05-11 |
| JPH0783454B2 JPH0783454B2 (ja) | 1995-09-06 |
Family
ID=17564383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63276070A Expired - Fee Related JPH0783454B2 (ja) | 1988-11-02 | 1988-11-02 | 映像信号処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4996598A (ja) |
| EP (1) | EP0366871B1 (ja) |
| JP (1) | JPH0783454B2 (ja) |
| DE (1) | DE68925023T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04198984A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 液晶表示パネル駆動回路 |
| KR100516052B1 (ko) * | 1998-01-21 | 2005-12-30 | 삼성전자주식회사 | 블랭크구간을이용한비디오패러미터의전송방법 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583566A (en) * | 1989-05-12 | 1996-12-10 | Olympus Optical Co., Ltd. | Combined medical image and data transmission with data storage, in which character/diagram information is transmitted with video data |
| JP2805859B2 (ja) * | 1989-07-06 | 1998-09-30 | キヤノン株式会社 | 静止画像再生装置 |
| US5220312A (en) * | 1989-09-29 | 1993-06-15 | International Business Machines Corporation | Pixel protection mechanism for mixed graphics/video display adaptors |
| JPH0817445B2 (ja) * | 1990-11-06 | 1996-02-21 | 大日本スクリーン製造株式会社 | 画像のカブセ処理方法 |
| US5703698A (en) * | 1991-03-04 | 1997-12-30 | Canon Kabushiki Kaisha | Apparatus and method for facsimile transmission of synthesized images |
| JP3347339B2 (ja) * | 1991-04-08 | 2002-11-20 | キヤノン株式会社 | 画像処理装置 |
| NL194254C (nl) * | 1992-02-18 | 2001-10-02 | Evert Hans Van De Waal Jr | Inrichting voor het converteren en/of integreren van beeldsignalen. |
| JP3109758B2 (ja) * | 1992-02-19 | 2000-11-20 | 富士写真フイルム株式会社 | 画像入力装置 |
| ATE151901T1 (de) * | 1992-10-13 | 1997-05-15 | Gilbarco Inc | Einrichtung zur abwicklung eines geschäftsvorgangs |
| KR970004188B1 (ko) * | 1993-07-15 | 1997-03-25 | 엘지전자 주식회사 | 영상신호 처리기의 자막표시 방법 및 장치 |
| US5550566A (en) * | 1993-07-15 | 1996-08-27 | Media Vision, Inc. | Video capture expansion card |
| US5642498A (en) * | 1994-04-12 | 1997-06-24 | Sony Corporation | System for simultaneous display of multiple video windows on a display device |
| JPH0863140A (ja) * | 1994-08-25 | 1996-03-08 | Sony Corp | 画像処理装置 |
| CN1084107C (zh) * | 1994-08-31 | 2002-05-01 | 索尼公司 | 静止图像系统 |
| JP3496100B2 (ja) * | 1994-12-09 | 2004-02-09 | 株式会社ルネサステクノロジ | 画面表示回路 |
| US5867178A (en) * | 1995-05-08 | 1999-02-02 | Apple Computer, Inc. | Computer system for displaying video and graphic data with reduced memory bandwidth |
| NL1005173C2 (nl) * | 1997-02-03 | 1998-08-04 | Janima Beheer B V | Inrichting voor het combineren van videosignalen, die afbeeldingen vertegenwoordigen met een verschillende waarnemingsdiepte. |
| JP2002281289A (ja) * | 2001-03-15 | 2002-09-27 | Konica Corp | 医用画像生成装置、医用画像処理装置及び医用ネットワークシステム |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2152249B (en) * | 1983-12-26 | 1987-09-09 | Mitsubishi Electric Corp | Video signal processor |
| JPS60172852A (ja) * | 1984-02-17 | 1985-09-06 | Nec Corp | 多重化方式 |
| US4636858A (en) * | 1984-10-30 | 1987-01-13 | The United States Of America As Represented By The Secretary Of The Air Force | Extracting digital data from a bus and multiplexing it with a video signal |
| JPH071428B2 (ja) * | 1986-09-29 | 1995-01-11 | 株式会社アスキ− | 表示制御装置 |
| JP2620600B2 (ja) * | 1987-02-10 | 1997-06-18 | パイオニア株式会社 | マルチ画面表示方法 |
| US4839728A (en) * | 1987-03-23 | 1989-06-13 | Rca Licensing Corporation | Picture-in-picture video signal generator |
| JP2615841B2 (ja) * | 1988-05-17 | 1997-06-04 | ソニー株式会社 | 静止画編集装置 |
-
1988
- 1988-11-02 JP JP63276070A patent/JPH0783454B2/ja not_active Expired - Fee Related
-
1989
- 1989-07-19 US US07/381,945 patent/US4996598A/en not_active Expired - Fee Related
- 1989-07-21 EP EP89113398A patent/EP0366871B1/en not_active Expired - Lifetime
- 1989-07-21 DE DE68925023T patent/DE68925023T2/de not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04198984A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 液晶表示パネル駆動回路 |
| KR100516052B1 (ko) * | 1998-01-21 | 2005-12-30 | 삼성전자주식회사 | 블랭크구간을이용한비디오패러미터의전송방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE68925023T2 (de) | 1996-06-27 |
| DE68925023D1 (de) | 1996-01-18 |
| JPH0783454B2 (ja) | 1995-09-06 |
| EP0366871B1 (en) | 1995-12-06 |
| EP0366871A2 (en) | 1990-05-09 |
| EP0366871A3 (en) | 1991-03-27 |
| US4996598A (en) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996598A (en) | Apparatus for processing video signal | |
| JP3339284B2 (ja) | 大画面表示方式 | |
| JPH087567B2 (ja) | 画像表示装置 | |
| JP2007286519A (ja) | ディスプレイコントローラ、グラフィックスプロセッサ、描画処理装置および描画制御方法 | |
| JP2898807B2 (ja) | 画像データ処理装置 | |
| JPH0981079A (ja) | プロジェクション装置 | |
| JPH08171382A (ja) | 映像表示装置 | |
| JPH0470797A (ja) | 画像信号合成装置 | |
| JPS62239672A (ja) | 表示方法 | |
| JPH05207368A (ja) | 重ね合わせ表示装置 | |
| KR100189812B1 (ko) | 칼라비디오 처리장치 | |
| KR920002048B1 (ko) | 텔리비젼이나 비디오테이프레코오더의 자화면 확대 및 축소회로와 방법 | |
| JP2000125284A (ja) | 監視カメラシステム | |
| JPH08108981A (ja) | エレベータシステムにおける情報表示システム | |
| KR20010035778A (ko) | 비디오 신호와 그래픽 신호의 오버레이 장치 | |
| JPH02224101A (ja) | Ｃｒｔ監視制御装置 | |
| JPH048080A (ja) | 画像表示装置 | |
| JPS61114671A (ja) | 画像プリンタ装置 | |
| JPH0259795A (ja) | マルチ映像システム | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| JPH04326261A (ja) | 撮像装置 | |
| JP2779658B2 (ja) | 画像通信装置および方法 | |
| JPH07225562A (ja) | 走査変換装置 | |
| JPH07172720A (ja) | エレベータシステムにおける情報表示システム | |
| JPS63142793A (ja) | 複数画面合成機能付磁気記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |