JPH0212429A

JPH0212429A - ディレイド・ジャンプ対応機能付情報処理装置

Info

Publication number: JPH0212429A
Application number: JP16087788A
Authority: JP
Inventors: Haruyuki Tago; 田胡　治之
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-06-30
Filing date: 1988-06-30
Publication date: 1990-01-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はディレイド・ジャンプ機能をもつ情報処理装置
（以下、コンピュータと称す）に関する。

（従来の技術）第５図のａ欄に機械語の命令列の一例をニモニックコー
ドで示す。パイプライン方式のコンピュータでは、１０
０番地を実行中に１０１番地の命令語をフェッチし、１
０１番地の命令語実行中に１０２番地の命令語をフェッ
チすることにより、高速化を図っている。１０２番地の
命令はジャンプ命令なので、単純なブリフェッチではパ
イプライン機構が有効に働かない。パイプライン処理を
なるべく乱さないためには、つぎの２つの方法がある。

第１はジャンプ命令実行中にブリフェッチ済みの１０３
番地の命令を捨て、改めてジャンプ先の１０５番地の命
令をフェッチするようにハードウェアを設計する方法で
ある。第２はディレイド・ジャンプである。これはジャ
ンプ命令の次の命令（この例では１０３番地のＡＤＤＡ
、Ｂ）が必ず実行されてから１０２番地のジャンプ命令
が実行される仕様とする方法である。第１の方法は従来
とられた方法だが、制御系を中心としたハードウェアが
複雑になり、マシンサイクルの高速化を制限しがちであ
った。第２の方法は、ジャンプ命令にからむ制御はソフ
トウェアに任せて、ハードウェアを簡単にする方法で、
近年注目されている。以下、この方法について説明する
ディレイド・ジャンプでは、第５図のａ欄のコードその
ままでは１０２番地と１０３番地の実行がオーバーラツ
プする。そこでジャンプ命令直後にＮＯＰ命令を挿入す
る（第５図のｂ欄）。第６図に第５図のｂ欄の命令列の
マシンサイクルごとの実行経過を示す。各命令は第１図
のクロ・ツクでメモリから命令フェッチ（ＩＦ）され、
第２のクロックで命令デコード（ＩＤ）され、実行（Ｅ
Ｘ）される。１０２番地のジャンプ命令では、クロック
４の実行時に分岐先アドレスが計算され、プログラムカ
ウンターにロドされる。従って分岐先番地からの命令フ
ェッチはクロック５まで開始できない。１０３番地の命
令はジャンプ先が決まる前にクロック５で実行されるが
ＮＯＰなので問題はない。これにより、正しい結果は得
られるが、ジャンプ命令ごとにＮＯＰ命令を実行するの
で性能が低下する。そこでジャンプ直前の命令がジャン
プの条件に無関係な時には、第５図のＣ欄のように命令
を入れ換えて、ＮＯＰ命令を削除する。

第７図に第５図のＣ欄の命令列のマシンサイクルごとの
実行経過を示すが、正しい結果が早く得られている。以
上のように、ＮＯＰ命令を挿入したコードを発生し、更
に可能な場合にはジャンプ命令とその直前の命令を入れ
換える機能を持つコンパイラが準備されていれば、ディ
レイド・ジャンプ機構に対応できる。しかし、従来のオ
ブジェクトコードそのもの（第５図のａ欄）を実行でき
ない問題点があった。あえて実行させた場合を第８図に
示す。正しい結果はｚ＝（Ａ＋１）であるが、この場合
Ｚ　−（Ａ　＋　Ｂ　＋ｌ　）となり、誤った結果とな
っている。

（発明が解決しようとする課題）以上のように、ディレイド・ジャンプ機構を持つコンピ
ュータでは従来のオブジェクトコードをそのまま実行で
きない欠点があった。本発明はこの問題を解決し、従来
のコード、ディレイド・ジャンプ用に生成されたコード
のいずれも実行できるコンピュータを提供することを目
的としている。

［発明の構成〕（課題を解決するための手段）本発明は上記問題を解決するため、ＮＯＰ命令挿入モー
ドの有効、無効を示すモードビットとＮＯＰコード発生
回路を持ち、ジャンプ命令が実行されたとき、モードビ
ットが有効であれば、ＮＯＰ命令を命令列に挿入する。

（作　　用）この様な構成とすれば、従来のコードをそのまま実行す
る事も、ディレイド・ジャンプ用に生成されたコードも
実行できる。

（実施例）以下、本発明を説明する。

第１図にコンピュータの内部構成例を示す。

第１図中のすべてのレジスタはエツジトリガ形である。

制御レジスタ中にある走行モードビット（１０）が、「
ジャンプ命令実行直後にＮＯＰ命令を挿入するか否か」
を規定する。ＮＯＰ命令を挿入しないモードを「通常モ
ード」、挿入するモードを「ＮＯＰ挿入モード」と呼ぶ
。「通常モード」では現在実行中の命令コードは命令レ
ジスタ（２２１Ｒ）に保持され、ブリフェッチされた次
命令は命令バッファ（２０１ＲＢ）に保持される。命令
のオペレーションコード部は制御部（２５）でデコード
され、各部の制御信号が生成される。「ＮＯＰ挿入モー
ド」でジャンプ命令または条件ジャンプ命令が実行され
ると、ジャンプ命令検出信号（１４）が真になる。この
ときモードビットが「ＮＯＰ挿入モード」であると、Ｉ
Ｒの入力はＩＲＢでなく、ＮＯＰコード発生回路に切り
替えられる。またプログラムカウンタの人力には、通常
のインクメンタ（ＩＮＣ）出力ではなく、現在のＰＣの
値がフィードバックされる。

これにより、次クロックには、ブリフェッチされた命令
ではなく、ＮＯＰコード発生回路（２１）からＮＯＰコ
ードがＩＨにロードされる。即ちＮＯＰ命令が挿入され
たことになる。ジャンプ信号はプログラムカウンタ（２
３ＰＣ）のインクリメントも抑える。これは挿入された
ＮＯＰ命令実行時にＰＣが進みすぎるのを防ぐためであ
る。

無条件ジャンプの命令の実行経過を第２図に示す。クロ
ック４でジャンプ先番地が算出され、クロック５でＰＣ
にロードされる。ジャンプ命令検出信号によりクロック
５ではＮＯＰが内部で発生され、ジャンプ先の命令はク
ロック５でフェッチされ、クロック６で実行される。

次に条件ジャンプ命令について述べる。第３図に条件ジ
ャンプ命令（この例ではＪｕｎ＋ｐ　Ｍｉｎｕｓ）の条
件成立時の実行経過を示す。クロック４でジャンプ先番
地が算出され、クロック５てＰＣにロードされる。ジャ
ンプ命令検出信号によりクロック５ではＮＯＰが内部で
発生され、ジャンプ先の命令はクロック５でフェッチさ
れ、クロック６で実行される。第４図に条件ジャンプ命
令（この例ではＪｕｍｐ　Ｍｉｎｕｓ）の条件不成立時
の実行経過を示す。

ジャンプ命令検出信号により、ＰＣは２０３番地をクロ
ック４〜５の間保持する。これによって、クロック５で
ジャンプ命令の次命令のフェッチが２０３番地から正し
く行なわれる。

［発明の効果］以上述べたように本発明によれば、モードビットの切り
替えにより、従来のコード、ディレイド・ジャンプ用に
生成されたコードのいずれも実行できるコンピュータを
実現できる。

【図面の簡単な説明】

第１図は本発明の一実〜施例のコンピュータの構成を示
す図、第２図はＮＯＰ挿入モード時、無条件ジャンプ命
令の実行経過を示す図、第３図はＮＯＰ挿入モード時、
条件ジャンプ成立時の実行経過を示す図、第４図はＮＯ
Ｐ挿入モード時、条件至第８図は命令の実行経過をマシ
ンサイクルごとに示す図である。１０・・・・・・走行モードビット１１・・・・・・フラグ１２・・・・・・算術論理演算ユニット１３・・・・・
・レジスターファイル１４・・・・・・ジャンプ命令検出信号２０・・・・・
・命令バッファ（ＩＲＢ）２１・・・・・・ＮＯＰコー
ド発生回路２２・・・・・・命令レジスタ（ＩＲ）２３
・・・・・・プログラムカウンタ（ＰＣ）２４・・・・
・・インクリメンタ（ＩＮＣ）２５・・・・・・制御部

Claims

【特許請求の範囲】

（１）プログラムカウンタの値が不連続に変化しうる命
令を持ち、前期命令の次番地の命令を実行してからジャ
ンプ先番地の命令を実行するディレイド・ジャンプ機構
を持つ情報処理装置において、少なくとも「通常モード
」と「ＮＯＰ挿入モード」を示すモードビットを設け、
通常モードではディレイドジャンプ動作を行い、ＮＯＰ
挿入モードではジャンプ命令実行直後にＮＯＰ命令をコ
ンピュータ内部で発生し命令ストリームに挿入する手段
を有し、少なくとも条件ジャンプ命令時にはプログラム
カウンタの更新を停止する手段を有することを特徴とす
るディレイド・ジャンプ対応機能付情報処理装置。
（２）前期プログラムカウンタの値が不連続に変化しう
る命令は、無条件ジャンプ命令、条件ジャンプ命令、コ
ール命令、リターン命令の少なくとも一つからなること
を特徴とする請求項１記載のディレイド・ジャンプ対応
機能付情報処理装置。