JPH02124486A - レーダ信号処理装置 - Google Patents
レーダ信号処理装置Info
- Publication number
- JPH02124486A JPH02124486A JP63277780A JP27778088A JPH02124486A JP H02124486 A JPH02124486 A JP H02124486A JP 63277780 A JP63277780 A JP 63277780A JP 27778088 A JP27778088 A JP 27778088A JP H02124486 A JPH02124486 A JP H02124486A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pulse doppler
- doppler filter
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、レーダ装置において、クラッタ等のいわゆ
る不要信号を抑圧し目標信号を検出するレーダ信号処理
装置に関するものである〇〔従来の技術〕 レーダの反射信号の中から目標信号を検出するためには
、前もってクラッタ等の不要信号ｔ−抑圧する必要があ
る。
る不要信号を抑圧し目標信号を検出するレーダ信号処理
装置に関するものである〇〔従来の技術〕 レーダの反射信号の中から目標信号を検出するためには
、前もってクラッタ等の不要信号ｔ−抑圧する必要があ
る。
第２図は、この要求に応える従来のレーダ信号処理装置
の一例である。
の一例である。
＋１１ ｉｉ パルスドツプラフィルタ、（２）はスレ
ッショルド発生回路、（７１は比較回路、（８１は目標
数検出回路、（９）は固定係数設定回路である。また、
第４図（ａ）（ｂ）は、従来のレーダ信号処理装置にて
示される波形である。
ッショルド発生回路、（７１は比較回路、（８１は目標
数検出回路、（９）は固定係数設定回路である。また、
第４図（ａ）（ｂ）は、従来のレーダ信号処理装置にて
示される波形である。
パルスドツプラフィルタ（１１はディジタルフィルタあ
るいは高速フーリエ変換回路によシ構成される。パルス
ドツプラフィルタ（１）の出力は、スレッショルド発生
回路（２）と比較回路（７１に入力される・スレッショ
ルド発生回路（２）において、クラッタ等の不要信号の
ため距離によってノイズレベルが変化しても誤薔報確率
が一定となるようなスレッショルド値が出方される。ス
レッショルド発生回路（２）の出力と固定係数設定回路
（９１の出力を乗算したものが比較回路（７１に入力さ
れる。第４図（ａ）は、ノ（ルスドツプラフィルタ（１
）の出力α・ト、スレッショルド発生回路（２）の出力
と固定係数設定回路（９１の出力を乗算したスレッショ
ルドレベル信号１（２）を示す。比較回路（７）におい
て、パルスドツプラフィルタ１１１の出力＋１１トスレ
ツショルドレベル信号１３を比較し、パルスドツプラフ
ィルタ（１）の出力ａ・がスレッショルドレベル信号１
５を越えた場合、それを目標とみなし、目標数検出回路
（８１において、クラッタ等と分離された目標数が検出
される。第４図（ｂ）は、目標数検出回路（８）におい
て検出された目標を示す。
るいは高速フーリエ変換回路によシ構成される。パルス
ドツプラフィルタ（１）の出力は、スレッショルド発生
回路（２）と比較回路（７１に入力される・スレッショ
ルド発生回路（２）において、クラッタ等の不要信号の
ため距離によってノイズレベルが変化しても誤薔報確率
が一定となるようなスレッショルド値が出方される。ス
レッショルド発生回路（２）の出力と固定係数設定回路
（９１の出力を乗算したものが比較回路（７１に入力さ
れる。第４図（ａ）は、ノ（ルスドツプラフィルタ（１
）の出力α・ト、スレッショルド発生回路（２）の出力
と固定係数設定回路（９１の出力を乗算したスレッショ
ルドレベル信号１（２）を示す。比較回路（７）におい
て、パルスドツプラフィルタ１１１の出力＋１１トスレ
ツショルドレベル信号１３を比較し、パルスドツプラフ
ィルタ（１）の出力ａ・がスレッショルドレベル信号１
５を越えた場合、それを目標とみなし、目標数検出回路
（８１において、クラッタ等と分離された目標数が検出
される。第４図（ｂ）は、目標数検出回路（８）におい
て検出された目標を示す。
従来のレーダ信号処理装置は、固定係数設定回路（９）
によって係数Ｋが設定され、スレッショルドレベル信号
Ｉ ＹＩ Ｅｌが と表わされる。
によって係数Ｋが設定され、スレッショルドレベル信号
Ｉ ＹＩ Ｅｌが と表わされる。
Ｋ ｉｉ パルスドツプラフィルタ（１）の出力αＯの
どの位置においても同じ値であるため。
どの位置においても同じ値であるため。
クラッタ等によシノイズレベルが急激に変化する場合、
レベルが変化する点、すなわちエツジ部で誤警報が増加
し、目積以外のクラッタも検出してしまう。そのために
、それを阻止するという課題があった。
レベルが変化する点、すなわちエツジ部で誤警報が増加
し、目積以外のクラッタも検出してしまう。そのために
、それを阻止するという課題があった。
本発明は、かかる課題を解決することを目的としたもの
である。
である。
この発明によるレーダ信号処理装置は、固定係数設定回
路（９）の代わシにエツジ部係数設定回路（３）。
路（９）の代わシにエツジ部係数設定回路（３）。
中央部係数設定回路（４）を設け、また、タイミング用
メモリ回路（５）、制御回路（６）を付加することによ
汎誤警報の増加を防ごうとしたものである。
メモリ回路（５）、制御回路（６）を付加することによ
汎誤警報の増加を防ごうとしたものである。
この発明においては、固定係数設定回路＋９１の代わシ
にエツジ部係数設定回路（３）、中央部係数設定回路（
４）を設け、また、タイミング用メモリ回路（５）。
にエツジ部係数設定回路（３）、中央部係数設定回路（
４）を設け、また、タイミング用メモリ回路（５）。
制御回路（６）を付加する＠これによシ、パルスドッグ
ラフイルタ（１）の出力をエツジ部と中央部に分け。
ラフイルタ（１）の出力をエツジ部と中央部に分け。
それぞれに異なる係数を設定し、それらのタイミングを
合わせたものをスレッショルド発生回路（２）の出力に
乗算しスレッショルドレベル信号２αＤとする。そのた
め、エツジ部における誤警報の増加を防ぐことができる
。
合わせたものをスレッショルド発生回路（２）の出力に
乗算しスレッショルドレベル信号２αＤとする。そのた
め、エツジ部における誤警報の増加を防ぐことができる
。
第１図に、この発明による一実施例の全体構成図を示す
。この図において、（１）はパルスドツプラフィルタ、
（２）はスレッショルド発生００路、 （３１はエツジ
部係数設定回路、（４）は中央部係数設定回路。
。この図において、（１）はパルスドツプラフィルタ、
（２）はスレッショルド発生００路、 （３１はエツジ
部係数設定回路、（４）は中央部係数設定回路。
（５）はタイミング用メモリ回路、（６）は制御回路、
（））は比較回路、Ｃ８１は目標数検出回路である。
（））は比較回路、Ｃ８１は目標数検出回路である。
次にこの装置の動作を説明する。第３図（ａ）（１））
は。
は。
この発明にょるレーダ信号処理装置にて示される波形を
示す。これらの図において、第３図（ａ）は。
示す。これらの図において、第３図（ａ）は。
ルスドツプラフィルタ０）の出力αωと、スレッショル
ドレベル信号２（Ｉｎを示す。パルスドツプラフィルタ
（１）の出力α・において、αＬ ａａ、ａｓはエツジ
部領域、 （１：ｌ、 （１５は中央部領域、 ａｓ、
ａｌ［ｌ、 ａｎは目標。
ドレベル信号２（Ｉｎを示す。パルスドツプラフィルタ
（１）の出力α・において、αＬ ａａ、ａｓはエツジ
部領域、 （１：ｌ、 （１５は中央部領域、 ａｓ、
ａｌ［ｌ、 ａｎは目標。
鰭＃ ａｌ、 ＋２１はクラッタを示す。
パルスドツプラフィルタｔｘｔの出力α・け、スレッシ
ョルド発生回路（２）と制御回路（６）と比較回路（７
）に入力される。スレッショルド発生回路（２）におい
て。
ョルド発生回路（２）と制御回路（６）と比較回路（７
）に入力される。スレッショルド発生回路（２）におい
て。
クラッタ等の不要信号のため、距離によってノイズレベ
ルが変化しても、誤警報確率が一定となるようなスレッ
ショルド値が出力でれる。制御回路（６）において、パ
ルスドツプラフィルタ（里）の出力ｔｕｔをエツジ部と
中央部に分ける。そして、その情報をエツジ部係数設定
回路（３）と中央部係数設定回路（４）に入力させる。
ルが変化しても、誤警報確率が一定となるようなスレッ
ショルド値が出力でれる。制御回路（６）において、パ
ルスドツプラフィルタ（里）の出力ｔｕｔをエツジ部と
中央部に分ける。そして、その情報をエツジ部係数設定
回路（３）と中央部係数設定回路（４）に入力させる。
エツジ部係数設定回路（３）において、パルスドツプラ
フィルタ（１１の出力αωの中のエツジＢａ３．α４１
．αｅにエツジ部係数に１を設定する。
フィルタ（１１の出力αωの中のエツジＢａ３．α４１
．αｅにエツジ部係数に１を設定する。
また、中央部係数設定回路（４）において、パルスドツ
プラフィルタ（１）の出力α・の中の中央部α３．ＵＫ
中央部係数に２を設定する。この場合、に１≧に２とす
る。エツジ部係数設定回路（３）の出力と中央部係数設
定回路（４）の出力はタイミング用メモリ回路（５）ニ
おいて、パルスドツプラフィルタ＋１１の出力ａ１のエ
ツジ部と中央部のタイミングを合わせ、それぞれの係数
及び該当位置が記憶され、その上でスレッショルド発生
回路（２）の出力と乗算され、スレッショルドレベル信
号２ Ｙ ２ ａｌｌとなる。この場合のスレッショル
ドレベル信号２Ｙ２ａｌｌハ。
プラフィルタ（１）の出力α・の中の中央部α３．ＵＫ
中央部係数に２を設定する。この場合、に１≧に２とす
る。エツジ部係数設定回路（３）の出力と中央部係数設
定回路（４）の出力はタイミング用メモリ回路（５）ニ
おいて、パルスドツプラフィルタ＋１１の出力ａ１のエ
ツジ部と中央部のタイミングを合わせ、それぞれの係数
及び該当位置が記憶され、その上でスレッショルド発生
回路（２）の出力と乗算され、スレッショルドレベル信
号２ Ｙ ２ ａｌｌとなる。この場合のスレッショル
ドレベル信号２Ｙ２ａｌｌハ。
と表わ吉れる。
比較回路（７）において、パルスドツプラフィルタ＋１
１の出力α・とスレッショルドレベル信号２αＤを比較
する。そして、パルスドツプラフィルタ（１）の出力α
・がスレッショルドレベル信号２１ｍ）を越えた場合に
目標とみなす。同図中）は、目標数検出回路（８１にお
りて検出された目標を示す。この場合、エツジ部の係数
に１を中央部の係数に２よシも大き（するという考慮が
なされているため、目標以外のクラッタは検出されなく
なる。したがって、誤警報の増加は起きない。
１の出力α・とスレッショルドレベル信号２αＤを比較
する。そして、パルスドツプラフィルタ（１）の出力α
・がスレッショルドレベル信号２１ｍ）を越えた場合に
目標とみなす。同図中）は、目標数検出回路（８１にお
りて検出された目標を示す。この場合、エツジ部の係数
に１を中央部の係数に２よシも大き（するという考慮が
なされているため、目標以外のクラッタは検出されなく
なる。したがって、誤警報の増加は起きない。
この発明は１以上貯明したとおシ、固定係数設定回路（
９１の代わシに、エツジ部係数設定回路（３）。
９１の代わシに、エツジ部係数設定回路（３）。
中央部係数設定回路（４）を設け、タイミング用メモリ
回路（５）＃制御回路（６）を付加することによシ、目
標検出における誤警報確率の増加を防ぐことができる。
回路（５）＃制御回路（６）を付加することによシ、目
標検出における誤警報確率の増加を防ぐことができる。
第１因はこの発明によるレーダ信号処理装置の全体構成
図、第２図は従来のレーダ信号処理装置の全体構成図、
第３図（ａ）（ｂ）はこの発明によるレーダ信号処理装
置にて示される波形を示す図、第」図（ａ）（１））は
従来のレーダ信号処理装置にて示される波形を示す図で
ある。 図において、（１）はパルスドツプラフィルタ、（２）
はスレッショルド発生回路、（３）はエツジ部係数設定
回路、（４）は中央部係数設定回路、（６）はタイミン
グ用メモリ回路、（６）は制御回路、（７）は比較回路
。 ＋８１は目標数検出回路、（９１は固定係数設定回路、
α・はパルスドツプラフィルタの出力、（Ｉυはスレッ
ショルドレベル（８号２． （１３，（１４１，αｅは
パルスドツプラフィルタの出力におけるエツジ部領域、
ａｓ、 ａ！９はパルスドツプラフィルタの出力にお
ける中央部領域、 ａｍ、 ＣＩＯ，？２υは目標、
＋１７１． ＋ｌｉｅ、 Ｅはクラッタ。 （至）はスレッショルドレベル信号１である。ナオ。 各図中同一符号は、同一または相当部分を示す。
図、第２図は従来のレーダ信号処理装置の全体構成図、
第３図（ａ）（ｂ）はこの発明によるレーダ信号処理装
置にて示される波形を示す図、第」図（ａ）（１））は
従来のレーダ信号処理装置にて示される波形を示す図で
ある。 図において、（１）はパルスドツプラフィルタ、（２）
はスレッショルド発生回路、（３）はエツジ部係数設定
回路、（４）は中央部係数設定回路、（６）はタイミン
グ用メモリ回路、（６）は制御回路、（７）は比較回路
。 ＋８１は目標数検出回路、（９１は固定係数設定回路、
α・はパルスドツプラフィルタの出力、（Ｉυはスレッ
ショルドレベル（８号２． （１３，（１４１，αｅは
パルスドツプラフィルタの出力におけるエツジ部領域、
ａｓ、 ａ！９はパルスドツプラフィルタの出力にお
ける中央部領域、 ａｍ、 ＣＩＯ，？２υは目標、
＋１７１． ＋ｌｉｅ、 Ｅはクラッタ。 （至）はスレッショルドレベル信号１である。ナオ。 各図中同一符号は、同一または相当部分を示す。
Claims (1)
- デイジタルフィルタあるいは高速フーリエ変換器で構成
されたパルスドップラフィルタと、前記パルスドップラ
フィルタの出力を入力とし、不要信号のため、距離によ
つてノイズレスポンスが変化しても誤警報確率が一定と
なるようなスレッショルド値を得るためのスレッショル
ド発生回路と、前記パルスドップラフィルタの出力を入
力とし、全体の制御を司るための制御回路と、前記制御
回路の出力を入力とし、その情報によりエッジ部の係数
を設定するためのエッジ部係数設定回路と、同様に、前
記制御回路の出力を入力とし、その情報により中央部の
係数を設定するための中央部係数設定回路と、前記制御
回路の出力と、前記エッジ部係数設定回路の出力と前記
中央部係数設定回路の出力を入力とし、前記パルスドッ
プラフィルタの出力におけるエッジ部と中央部のタイミ
ングを合わせた上でそれぞれの係数を記憶するためのタ
イミング用メモリ回路と、前記スレッショルド発生回路
の出力と前記タイミング用メモリ回路の出力を乗算した
もの及び、前記パルスドップラフィルタ出力を入力とし
、両者を比較するための比較回路と、前記比較回路の出
力を入力とし、前記パルスドップラフィルタの出力が前
記スレッショルド発生回路の出力と前記タイミング用メ
モリ回路の出力を乗算したものを越えた場合、それを目
標とみなし、不要信号から分離された目標数を検出する
ための目標数検出回路とを備えたことを特徴とするレー
ダ信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277780A JPH02124486A (ja) | 1988-11-02 | 1988-11-02 | レーダ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277780A JPH02124486A (ja) | 1988-11-02 | 1988-11-02 | レーダ信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02124486A true JPH02124486A (ja) | 1990-05-11 |
Family
ID=17588208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63277780A Pending JPH02124486A (ja) | 1988-11-02 | 1988-11-02 | レーダ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02124486A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06347534A (ja) * | 1993-06-07 | 1994-12-22 | Nec Corp | 電波受信装置 |
| WO2022107721A1 (ja) * | 2020-11-20 | 2022-05-27 | 株式会社デンソー | 信号処理装置 |
-
1988
- 1988-11-02 JP JP63277780A patent/JPH02124486A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06347534A (ja) * | 1993-06-07 | 1994-12-22 | Nec Corp | 電波受信装置 |
| WO2022107721A1 (ja) * | 2020-11-20 | 2022-05-27 | 株式会社デンソー | 信号処理装置 |
| JP2022082143A (ja) * | 2020-11-20 | 2022-06-01 | 株式会社Soken | 信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4044352A (en) | Signal processor | |
| US5627545A (en) | Radar apparatus | |
| US4714927A (en) | Pulse doppler radar with variable pulse repetition rate | |
| JPH0158467B2 (ja) | ||
| JPH02124486A (ja) | レーダ信号処理装置 | |
| US4489320A (en) | Interference suppressor for radar MTI | |
| US4109197A (en) | Prf detection system and method | |
| KR960704238A (ko) | 레이더 장치(Rader apparatus) | |
| SU648141A3 (ru) | Навигационное устройство обработки информации | |
| US4584579A (en) | Medium PRF pulse doppler radar processor for dense target environments | |
| JPH03248077A (ja) | レーダ信号処理方式 | |
| JP2738875B2 (ja) | 目標追尾方式 | |
| JP2679294B2 (ja) | 区画別多段階警報発令表示装置 | |
| JPH03242581A (ja) | レーダ信号処理装置 | |
| JP2614157B2 (ja) | Ｓｔｃ制御信号発生回路 | |
| KR20070016394A (ko) | 표적 추적에서의 탐지 영역 데이터를 이용한 기만 재밍탐지 방법 | |
| JP2844643B2 (ja) | 目標追尾方式 | |
| JPH03138585A (ja) | レーダ信号処理装置 | |
| JP2830596B2 (ja) | モノパルス測角回路 | |
| JPS6029688A (ja) | レ−ダ装置 | |
| JPH1130662A (ja) | アクティブソーナー信号処理方法及び方式 | |
| JPH03255382A (ja) | レーダ信号処理方式 | |
| JPH0356431B2 (ja) | ||
| JP2670527B2 (ja) | モノパルス方式のレーダ装置 | |
| GB2261787A (en) | Radar receiver systems |