JPH02125508A - 入力回路 - Google Patents
入力回路Info
- Publication number
- JPH02125508A JPH02125508A JP63279794A JP27979488A JPH02125508A JP H02125508 A JPH02125508 A JP H02125508A JP 63279794 A JP63279794 A JP 63279794A JP 27979488 A JP27979488 A JP 27979488A JP H02125508 A JPH02125508 A JP H02125508A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- input
- output
- amplifier circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 230000005669 field effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力回路に関し、特に2線式通信方式におけ
る受信器の様に、同相入力電圧範囲が広く2線間の電位
差が微小な信号を用いる用途に適した入力回路に関する
。
る受信器の様に、同相入力電圧範囲が広く2線間の電位
差が微小な信号を用いる用途に適した入力回路に関する
。
従来この種の入力回路は、第2図の回路が用いられてい
た。第2図の構成としては第3図又は第4図の様であっ
た。まず第3図について説明する。
た。第2図の構成としては第3図又は第4図の様であっ
た。まず第3図について説明する。
1は反転入力端子、2は非反転入力端子、3は電圧出力
端子であり、抵抗12と電界効果トランジスタ4はバイ
アス回路を構成しており電界゛効果トランジスタ5,6
,7,8.9は差動増幅回路を構成し、電界効果トラン
ジスタ10.11は電圧出力回路を構成している。
端子であり、抵抗12と電界効果トランジスタ4はバイ
アス回路を構成しており電界゛効果トランジスタ5,6
,7,8.9は差動増幅回路を構成し、電界効果トラン
ジスタ10.11は電圧出力回路を構成している。
この回路は、抵抗12と電界効果トランジスタ4でバイ
アス電流が決まり、電界効果トランジスタ4と9がカレ
ントミラーを構成している為、バイアス電流は、差動増
幅回路にも流れる。
アス電流が決まり、電界効果トランジスタ4と9がカレ
ントミラーを構成している為、バイアス電流は、差動増
幅回路にも流れる。
反転入力端子1と非反転入力端子2の端子間電圧は差動
増幅回路で増幅され、さらに、電界効果トランジスタ1
0.11で構成している電圧出力回路で増幅されて電圧
出力端子3に出力される。
増幅回路で増幅され、さらに、電界効果トランジスタ1
0.11で構成している電圧出力回路で増幅されて電圧
出力端子3に出力される。
第4図についても同様である。第3図と第4図の違いは
、構成しているトランジスタの違いであり、それぞれ同
相入力電圧範囲が第3図の構成の場合では、グランド電
位(以下GNDと称す)+αから電源電圧(以下VDD
と称す)までであり、第5図の51の範囲となり、第4
図の構成の場合ではGNDからVDD−αまでであり、
第5図の52の範囲となる。
、構成しているトランジスタの違いであり、それぞれ同
相入力電圧範囲が第3図の構成の場合では、グランド電
位(以下GNDと称す)+αから電源電圧(以下VDD
と称す)までであり、第5図の51の範囲となり、第4
図の構成の場合ではGNDからVDD−αまでであり、
第5図の52の範囲となる。
従来の入力回路は、差動増幅回路の出力を電圧出力回路
を介して出力する構成になっている為、次の様な欠点を
持っていた。
を介して出力する構成になっている為、次の様な欠点を
持っていた。
第3図を例に説明すると、反転入力端子1及び非反転入
力端子2の電位を下げてくると、これに伴なって電界効
果トランジスタ9のドレイン電位も下ってくる。
力端子2の電位を下げてくると、これに伴なって電界効
果トランジスタ9のドレイン電位も下ってくる。
電界効果トランジスタ9において、ゲート。
ソース間電圧V。3とドレイン、ソース間を圧vnsの
関係が Van<Vos VT (ただし、■、は電界効果トランジスタ7.8゜9のし
きい値電FE) になると、電界効果ト・ランジスタ9のドレイン電流は
減少してゆき、 V[<V T (ただしVtNは入力端子1.2の電圧)では、電界効
果トランジスタ9のドレイン電流はゼロにたり、入力回
路として動作しなくなる。
関係が Van<Vos VT (ただし、■、は電界効果トランジスタ7.8゜9のし
きい値電FE) になると、電界効果ト・ランジスタ9のドレイン電流は
減少してゆき、 V[<V T (ただしVtNは入力端子1.2の電圧)では、電界効
果トランジスタ9のドレイン電流はゼロにたり、入力回
路として動作しなくなる。
従ってこの様な入力回路を2線式通信方式の受信用増幅
器として用いた場合、同相入力電圧が低下すると受信信
号を受は付けなくなり、通信が不能となる欠点があった
。
器として用いた場合、同相入力電圧が低下すると受信信
号を受は付けなくなり、通信が不能となる欠点があった
。
また、第4図についても同様であり、第4図の場合、同
相入力電圧が高くなると、受信信号を受は付けなくなる
欠点があった。
相入力電圧が高くなると、受信信号を受は付けなくなる
欠点があった。
以上の欠点は、広い入力電圧範囲を要求され、かつ、入
力端子の電位差が小さい2線式通信方式の受信器用入力
回路等では重大な欠点であった。
力端子の電位差が小さい2線式通信方式の受信器用入力
回路等では重大な欠点であった。
本発明の入力回路は、異なる導電型の素子で構成された
第1及び第2の演算増幅回路を有し、各々の非反転入力
及び反転入力を並列に接続し、それぞ、れの出力を信号
選択回路のデータ入力とし、選択信号に一人力を任意の
定電圧源に接続し、他方の入力を入力端子に接、続した
第3の演算増幅回路の出力を接続して、信号選択回路の
出力を出力端子とした構成をしている。
第1及び第2の演算増幅回路を有し、各々の非反転入力
及び反転入力を並列に接続し、それぞ、れの出力を信号
選択回路のデータ入力とし、選択信号に一人力を任意の
定電圧源に接続し、他方の入力を入力端子に接、続した
第3の演算増幅回路の出力を接続して、信号選択回路の
出力を出力端子とした構成をしている。
次に本発明の一実施例について説明する。
異なる導電型素子で構成された演算増幅回路31及び3
2のそれぞれの非反転入力には入力端子21反転入力に
は入力端子1を接続している。
2のそれぞれの非反転入力には入力端子21反転入力に
は入力端子1を接続している。
ここで、演算増幅回路31は、第3図の構成の様になっ
ている。
ている。
同相入力電圧範囲は、第5図の51の範囲となる。また
、演算増幅回路32は、第4図の構成の様になっている
。
、演算増幅回路32は、第4図の構成の様になっている
。
同相入力電圧範囲は、第5図の52の範囲となる。
次に、演算増幅回路33の非反転入力には、入力端子2
を接続し、反転入力端子には定電圧源35(以後VRと
称す)を接続する。VRの設定電圧範囲は、演算増幅回
路31の同相入力電圧範囲の下限値以上、演算増幅回路
32の同相入力電圧範囲の上限以下つまり、第5図の5
3の範囲に設定する。
を接続し、反転入力端子には定電圧源35(以後VRと
称す)を接続する。VRの設定電圧範囲は、演算増幅回
路31の同相入力電圧範囲の下限値以上、演算増幅回路
32の同相入力電圧範囲の上限以下つまり、第5図の5
3の範囲に設定する。
以上により、入力端子2に入力される信号とVRとを演
算増幅回路33で比較し、VRより高い電圧の場合演算
増幅回路33の出力は、VDDとなりトラスミッション
ゲート21がONし、演算増幅回路31の出力信号が出
力端子3に現われる。
算増幅回路33で比較し、VRより高い電圧の場合演算
増幅回路33の出力は、VDDとなりトラスミッション
ゲート21がONし、演算増幅回路31の出力信号が出
力端子3に現われる。
また反対にVRより低い電圧の場合、演算増幅回路33
の出力は、GNDとなりトラスミッションゲート22が
ONt、演算増幅回路32の出力信号が出力端子3に現
われる。
の出力は、GNDとなりトラスミッションゲート22が
ONt、演算増幅回路32の出力信号が出力端子3に現
われる。
また、入力端子1及び2に入力される信号の振幅が微小
である為、この実施例の他に、演算増幅回路33の非反
転入力には、入力端子1でも可能である。
である為、この実施例の他に、演算増幅回路33の非反
転入力には、入力端子1でも可能である。
以上説明したように、本発明は、導電型の異なる素子で
構成した2つの演算増幅回路の出力の内、適切な動作範
囲に入っている方の出力を選択する事により、グランド
電位から電源電位までの広い入力範囲にわたって増幅器
として動作する為2線式通信方式の受信器用入力回路で
の従来の可動を解決でき、同相入力電圧がグランド電位
から電源電位まで受信信号を受は付けるので、安定に通
信できる効果がある。
構成した2つの演算増幅回路の出力の内、適切な動作範
囲に入っている方の出力を選択する事により、グランド
電位から電源電位までの広い入力範囲にわたって増幅器
として動作する為2線式通信方式の受信器用入力回路で
の従来の可動を解決でき、同相入力電圧がグランド電位
から電源電位まで受信信号を受は付けるので、安定に通
信できる効果がある。
第1図は、本発明の一実施例の回路図、第2図は、従来
の回路図、第3図、第4図は、演算増幅回路の一構成例
である。 第5図は、第3図、第4図の動作範囲を示す説明図であ
る。 第1図〜第5図において 1.2・・・・・・入力端子、3・・・・・・出力端子
、4〜11・・・・・・電界効果トランジスタ、12・
・・・・・抵抗、21.22・・・・・・トランスミッ
ションゲート、25・・・・・・電源ffDD)、26
・・・・・・グランド(GND)、31〜33.35・
・・・・・演算増幅回路、34・・・・・・定電圧源(
V R)、51.52・・・・・・同相入力電圧範囲、
53・・・・・・定電圧源の設定範囲。 代理人 弁理士 内 原 晋 箭乙回 消3図 第4図
の回路図、第3図、第4図は、演算増幅回路の一構成例
である。 第5図は、第3図、第4図の動作範囲を示す説明図であ
る。 第1図〜第5図において 1.2・・・・・・入力端子、3・・・・・・出力端子
、4〜11・・・・・・電界効果トランジスタ、12・
・・・・・抵抗、21.22・・・・・・トランスミッ
ションゲート、25・・・・・・電源ffDD)、26
・・・・・・グランド(GND)、31〜33.35・
・・・・・演算増幅回路、34・・・・・・定電圧源(
V R)、51.52・・・・・・同相入力電圧範囲、
53・・・・・・定電圧源の設定範囲。 代理人 弁理士 内 原 晋 箭乙回 消3図 第4図
Claims (1)
- 異なる導電型の素子で構成された第1及び第2の演算増
幅回路のそれぞれの非反転入力に入力端子1、反転入力
に入力端子2を並列に接続し、第1及び第2の演算増幅
回路の出力信号をデータ入力とし、選択信号入力として
、入力端子1又は入力端子2を非反転入力又は反転入力
に接続し、残りの入力に任意の定電圧源を接続した第3
の演算増幅回路の出力を接続した信号選択回路により該
データ入力の内いずれかを一方を出力とする選択回路の
出力を出力端子とする事を特徴とする入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279794A JPH02125508A (ja) | 1988-11-04 | 1988-11-04 | 入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279794A JPH02125508A (ja) | 1988-11-04 | 1988-11-04 | 入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02125508A true JPH02125508A (ja) | 1990-05-14 |
Family
ID=17616001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63279794A Pending JPH02125508A (ja) | 1988-11-04 | 1988-11-04 | 入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02125508A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102910192A (zh) * | 2012-10-25 | 2013-02-06 | 北京铁路信号有限公司 | 一种安全输入隔离电路及具有该电路的轨道电路接收器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55140310A (en) * | 1979-04-18 | 1980-11-01 | Mitsubishi Electric Corp | Voltage follower circuit |
| JPS6361810B2 (ja) * | 1983-10-11 | 1988-11-30 |
-
1988
- 1988-11-04 JP JP63279794A patent/JPH02125508A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55140310A (en) * | 1979-04-18 | 1980-11-01 | Mitsubishi Electric Corp | Voltage follower circuit |
| JPS6361810B2 (ja) * | 1983-10-11 | 1988-11-30 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102910192A (zh) * | 2012-10-25 | 2013-02-06 | 北京铁路信号有限公司 | 一种安全输入隔离电路及具有该电路的轨道电路接收器 |
| CN102910192B (zh) * | 2012-10-25 | 2015-11-25 | 北京铁路信号有限公司 | 一种安全输入隔离电路及具有该电路的轨道电路接收器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4766769B2 (ja) | 半導体集積回路 | |
| CN108634949A (zh) | 斩波仪表放大器的直流失调校准电路 | |
| US4573020A (en) | Fully differential operational amplifier with D.C. common-mode feedback | |
| CN114337557A (zh) | 一种差分信号放大电路 | |
| US3629719A (en) | Differential amplifying system | |
| WO2002103909A1 (en) | Gain compensation and bias current control in an lvds circuit | |
| EP2688203B1 (en) | Multiple-output transconductance amplifier based instrumentation amplifier | |
| US20030112058A1 (en) | Squelch circuit to create a squelch waveform for USB 2.0 | |
| JPH0498173A (ja) | 半導体回路 | |
| EP0273630A2 (en) | Improved line receiver | |
| US7102545B2 (en) | Simultaneous bidirectional input/output circuit | |
| JPH02125508A (ja) | 入力回路 | |
| JP2528091B2 (ja) | 集積回路 | |
| JP3392090B2 (ja) | 信号検知装置 | |
| US6696846B1 (en) | Self-balanced active current bridge for measuring the impedance of an external device | |
| JPH01162006A (ja) | 演算増幅器 | |
| US6424210B1 (en) | Isolator circuit | |
| JPS61263305A (ja) | ヒステリシスコンパレ−タ | |
| JP2000341095A (ja) | コンパレータ回路 | |
| JP2795059B2 (ja) | 増幅回路 | |
| JPH11274864A (ja) | 差動増幅回路及び半導体集積回路並びにビデオテープレコーダ | |
| JPS63294113A (ja) | ヒステリシスコンパレ−タ | |
| KR20040069826A (ko) | 커플링 커패시터를 사용하는 입력 수신기 및 이를구비하는 반도체 장치 | |
| JPH03113610A (ja) | 極性切換え電源装置 | |
| KR0162843B1 (ko) | 연산 증폭기를 이용한 전압 팔로워 |