JPH02126728A - 符号化装置 - Google Patents
符号化装置Info
- Publication number
- JPH02126728A JPH02126728A JP63280125A JP28012588A JPH02126728A JP H02126728 A JPH02126728 A JP H02126728A JP 63280125 A JP63280125 A JP 63280125A JP 28012588 A JP28012588 A JP 28012588A JP H02126728 A JPH02126728 A JP H02126728A
- Authority
- JP
- Japan
- Prior art keywords
- data
- decoding
- code
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本願発明は符号化及び復号化装置に関し、特に所謂予測
符号化コードを伝送するシステムにおける符号化及び復
号化装置に関する。
符号化コードを伝送するシステムにおける符号化及び復
号化装置に関する。
画像や音声などの情報をディジタル伝送する際、伝送す
るデータ量を軽減するために各種の符号化方法が提案さ
れている。その一方法として、近接する標本値間の相関
性を利用して情報量の圧縮を図る予測差分符号化（以下
ＤＰＣＭと記す）がある。
るデータ量を軽減するために各種の符号化方法が提案さ
れている。その一方法として、近接する標本値間の相関
性を利用して情報量の圧縮を図る予測差分符号化（以下
ＤＰＣＭと記す）がある。
ＤＰＣＭは周知の様に符号化された標本値を一旦復号し
、その復号値を用いて次に符号化する標本値に対する予
測値を求め、この予測値と実際の標本値との誤差を量子
化して符号化するものである。
、その復号値を用いて次に符号化する標本値に対する予
測値を求め、この予測値と実際の標本値との誤差を量子
化して符号化するものである。
第５図は最も簡単な前値予測によるＤＰＣＭの符号化装
置の構成を示す図である。入力端子ｌに入力された標本
値Ｘｉは、減算器２に印加され、ここで後述する予測値
（本例の場合は前値復号値）を減算される。量子化器３
は減算器２の出力する差分値を量子化し、ＤＰＣＭコー
ドＹｉとして出力端子８に出力する。このＤＰＣＭコー
ドＹｉは逆量子化器４にも印加される。逆量子化器４は
ＤＰＣＭコードＹｉを差分値に復号し、加算器５に印加
する。加算器５では、減算器２に印加される前値予測値
が加算され、これにより差分値が標本値に復元される。
置の構成を示す図である。入力端子ｌに入力された標本
値Ｘｉは、減算器２に印加され、ここで後述する予測値
（本例の場合は前値復号値）を減算される。量子化器３
は減算器２の出力する差分値を量子化し、ＤＰＣＭコー
ドＹｉとして出力端子８に出力する。このＤＰＣＭコー
ドＹｉは逆量子化器４にも印加される。逆量子化器４は
ＤＰＣＭコードＹｉを差分値に復号し、加算器５に印加
する。加算器５では、減算器２に印加される前値予測値
が加算され、これにより差分値が標本値に復元される。
リミッタ６は加算器５の出力の振幅を所定レンジに制限
し、Ｄ型フリップフロップ７に供給する。Ｄ型フリップ
フロップ７の出力が次の標本値に対する予測値となり減
算器２及び加算器５に供給される。
し、Ｄ型フリップフロップ７に供給する。Ｄ型フリップ
フロップ７の出力が次の標本値に対する予測値となり減
算器２及び加算器５に供給される。
一般に、前値予測値との差分値の分布は小さな値の部分
にかたよっており、差分値を符号化して伝送することに
より、情報の圧縮伝送が可能になる。
にかたよっており、差分値を符号化して伝送することに
より、情報の圧縮伝送が可能になる。
ところで、上述の如き予測符号化装置の高速処理化、及
び回路構成の簡略化を図るため、本出願人は先に予測符
号化装置の主要部分を全てルックアップテーブルで構成
することを提案した（特願昭６３−６０６９号及び特願
昭６３−４１４５５号参照）。
び回路構成の簡略化を図るため、本出願人は先に予測符
号化装置の主要部分を全てルックアップテーブルで構成
することを提案した（特願昭６３−６０６９号及び特願
昭６３−４１４５５号参照）。
第６図は要部をＲＯＭ （リードオンリメモリ）で構成
したＤＰＣＭ符号化及び復号化装置の構成を示す図であ
る。図中、符号化装置５００Ａ内で、５０１は標本値Ｘ
ｉの入力端子、５０２は予測符号化コードＹｉ及び復号
値Ｘｉをテーブル化して記憶するＲＯＭ、５０３はＲＯ
Ｍ５０２より出力された復号値Ｘｉ（局部復号値）を前
値予測値ＸｉとするためのＤ型フリップフロップ、５０
４はＲＯＭ５０２より出力されたＤＰＣＭコードに同期
データ並びに付加情報（ＩＤ）データを付加する同期付
加回路、５０５は伝送路へＤＰＣＭコードと同期データ
、ＩＤデータを付加したデータ系列を送出するためのモ
デム、５０６は出力端子である。
したＤＰＣＭ符号化及び復号化装置の構成を示す図であ
る。図中、符号化装置５００Ａ内で、５０１は標本値Ｘ
ｉの入力端子、５０２は予測符号化コードＹｉ及び復号
値Ｘｉをテーブル化して記憶するＲＯＭ、５０３はＲＯ
Ｍ５０２より出力された復号値Ｘｉ（局部復号値）を前
値予測値ＸｉとするためのＤ型フリップフロップ、５０
４はＲＯＭ５０２より出力されたＤＰＣＭコードに同期
データ並びに付加情報（ＩＤ）データを付加する同期付
加回路、５０５は伝送路へＤＰＣＭコードと同期データ
、ＩＤデータを付加したデータ系列を送出するためのモ
デム、５０６は出力端子である。
入力端子５０１からの入力標本値Ｘｉ （８ビツト）と
、Ｄ型フリップフロップ５０３の出力する８ビツトの予
測値ＸｉはＲＯＭ５０２のアドレス入力に供給される。
、Ｄ型フリップフロップ５０３の出力する８ビツトの予
測値ＸｉはＲＯＭ５０２のアドレス入力に供給される。
即ち、８ビツトの入力標本値Ｘｉと８ビツトの予測値Ｘ
ｉとでＲＯＭ４１の１６ビツトのアドレス入力となる。
ｉとでＲＯＭ４１の１６ビツトのアドレス入力となる。
ＲＯＭ５０２には予め入力値Ｘｉと予測値Ｘｉの組合せ
に対するＤＰＣＭコード及び局部復号値を格納してあり
、ＤＰＣＭコードを同期付加回路５０４へ、局部復号値
をＤ型フリップフロップ５０３に供給する。即ち、第６
図のＲＯＭ５０２は第５図中９の部分の回路に対応する
処理を行うことになる。
に対するＤＰＣＭコード及び局部復号値を格納してあり
、ＤＰＣＭコードを同期付加回路５０４へ、局部復号値
をＤ型フリップフロップ５０３に供給する。即ち、第６
図のＲＯＭ５０２は第５図中９の部分の回路に対応する
処理を行うことになる。
また、復号化装置５００Ｂに於いて、５０７は入力端子
、５０８は符号化されたＤＰＣＭコード及び同期。
、５０８は符号化されたＤＰＣＭコード及び同期。
付加情報（ＩＤ）コードを含むデータ系列を出力するモ
デム、５０９はＤＰＣＭコードと同期、ＩＤデータを分
離する同期分離回路、５１０はＤＰＣＭコードＹｉ（例
えば４ビツト）と後述する予測値（前値復号値）Ｘｉが
アドレスとして入力され、復号値Ｘｉを出力するＲＯＭ
、５１１はＲＯＭ５１０が出力する復号値Ｘｉを予測値
ＸｉとするためのＤ型フリップフロップである。
デム、５０９はＤＰＣＭコードと同期、ＩＤデータを分
離する同期分離回路、５１０はＤＰＣＭコードＹｉ（例
えば４ビツト）と後述する予測値（前値復号値）Ｘｉが
アドレスとして入力され、復号値Ｘｉを出力するＲＯＭ
、５１１はＲＯＭ５１０が出力する復号値Ｘｉを予測値
ＸｉとするためのＤ型フリップフロップである。
ＲＯＭ５１０のテーブルは送信側のＲＯＭ５０２のテー
ブルに対応して決定されている。即ち、ＲＯＭ５１０は
第５図９ａの部分の回路に対応する処理を行う。
ブルに対応して決定されている。即ち、ＲＯＭ５１０は
第５図９ａの部分の回路に対応する処理を行う。
一方、同期分離回路５０９で分離された同期データ。
ＩＤデータは不図示の制御回路に供給され、システム全
体のタイミングを制御する。
体のタイミングを制御する。
上述の如き符号化装置、復号化装置の構成によれば、Ｄ
ＰＣＭ処理の高速化が実現でき、ハードウェア構成も簡
略化できている。
ＰＣＭ処理の高速化が実現でき、ハードウェア構成も簡
略化できている。
〔発明が解決しようとしている問題点〕ところで、この
様なりＰＣＭ符号化、復号化処理は画像、音声等、符号
化しようとする情報の特性によって最適な処理特性が異
なる。この様に様々な特性の情報を取扱おうとした場合
、第６図の符号化、復号化装置ではＤＰＣＭの処理特性
が情報に適さない場合があり、この場合には量子化雑音
等が増えてしまう。この様に、第６図の符号化、復号化
装置では符号化情報への適応性の点で改善の余地があっ
た。
様なりＰＣＭ符号化、復号化処理は画像、音声等、符号
化しようとする情報の特性によって最適な処理特性が異
なる。この様に様々な特性の情報を取扱おうとした場合
、第６図の符号化、復号化装置ではＤＰＣＭの処理特性
が情報に適さない場合があり、この場合には量子化雑音
等が増えてしまう。この様に、第６図の符号化、復号化
装置では符号化情報への適応性の点で改善の余地があっ
た。
本発明は上述の如き問題点に鑑みてなされたものであっ
て、情報の特性に最適な符号化処理、復号化処理を高速
で行え、かつ情報の性質に応じた予測符号化が可能な符
号化装置、及びいかなる特性で符号化された符号化コー
ドについても復号可能な復号化装置を提供することを目
的とする。
て、情報の特性に最適な符号化処理、復号化処理を高速
で行え、かつ情報の性質に応じた予測符号化が可能な符
号化装置、及びいかなる特性で符号化された符号化コー
ドについても復号可能な復号化装置を提供することを目
的とする。
かかる目的下に於いて本発明の符号化装置は、標本値及
びその予測値を入力するルックアップテーブルを含むメ
モリ回路が出力する予測符号化コードを伝送する第１の
モードと、前記ルックアップテーブルのテーブルに対応
する復号テーブルを示すデータを伝送する第２のモード
を有する構成とした。
びその予測値を入力するルックアップテーブルを含むメ
モリ回路が出力する予測符号化コードを伝送する第１の
モードと、前記ルックアップテーブルのテーブルに対応
する復号テーブルを示すデータを伝送する第２のモード
を有する構成とした。
また、本発明の復号化装置は、入力されたデータが予測
符号化コードか、復号テーブルを示すデータかを識別す
る識別手段を具え、該識別手段の出力に応じて復号テー
ブルをランダムアクセスメモリに書込む第１のモードと
、予測符号化コードを該ランダムアクセスメモリの読出
アドレスとして該ランダムアクセスメモリから復号値を
得る第２のモードとを切換える構成とした。
符号化コードか、復号テーブルを示すデータかを識別す
る識別手段を具え、該識別手段の出力に応じて復号テー
ブルをランダムアクセスメモリに書込む第１のモードと
、予測符号化コードを該ランダムアクセスメモリの読出
アドレスとして該ランダムアクセスメモリから復号値を
得る第２のモードとを切換える構成とした。
上述の如く構成することにより、符号化装置では伝送し
ようとする情報に応じて、該情報に最も適した予測符号
化が行え、復号化装置では任意の符号化処理で予測符号
化されたコードに対して復号処理を行うことが可能とな
った。
ようとする情報に応じて、該情報に最も適した予測符号
化が行え、復号化装置では任意の符号化処理で予測符号
化されたコードに対して復号処理を行うことが可能とな
った。
第１図（Ａ）、（Ｂ）は夫々本発明の一実施例としての
符号化装置、復号化装置の要部構成を示す図である。
符号化装置、復号化装置の要部構成を示す図である。
まず、第１図（Ａ）において、１０６は記憶装置であり
、電源投入後において、システム制御回路１１２よりロ
ード信号が印加される。記憶装置１０６には予め端子１
０２を介して、所定のＤＰＣＭ符号化コード及び局部復
号値よりなるテーブルデータが記憶されており、前記ロ
ード信号に応じて、記憶装置１０６はランダムアクセス
メモリ（ＲＡＭ）１０５に対して上記ＤＰＣＭ符号化コ
ード及び局部復号値を含むＤＰＣＭテーブルを順次ロー
ドする。
、電源投入後において、システム制御回路１１２よりロ
ード信号が印加される。記憶装置１０６には予め端子１
０２を介して、所定のＤＰＣＭ符号化コード及び局部復
号値よりなるテーブルデータが記憶されており、前記ロ
ード信号に応じて、記憶装置１０６はランダムアクセス
メモリ（ＲＡＭ）１０５に対して上記ＤＰＣＭ符号化コ
ード及び局部復号値を含むＤＰＣＭテーブルを順次ロー
ドする。
また、１０７は記憶装置であり、上記局部復号値と同一
の復号値が予め端子１０３を介して記憶されている。該
記憶装置１０７にも電源投入後にシステム制御１１２よ
りロード信号が印加され、これに応じて記憶装置１０７
は、上記ＤＰＣＭ復号値を含むテーブルを順次出力する
。このＤＰＣＭ復号値を含むテーブルは符号装置側のＤ
ＰＣＭ符号化コードに対応する局部復号値と同一のデー
タよりなり、後述する復号化装置側でのＤＰＣＭ符号化
コードの復号に用いられるものである。
の復号値が予め端子１０３を介して記憶されている。該
記憶装置１０７にも電源投入後にシステム制御１１２よ
りロード信号が印加され、これに応じて記憶装置１０７
は、上記ＤＰＣＭ復号値を含むテーブルを順次出力する
。このＤＰＣＭ復号値を含むテーブルは符号装置側のＤ
ＰＣＭ符号化コードに対応する局部復号値と同一のデー
タよりなり、後述する復号化装置側でのＤＰＣＭ符号化
コードの復号に用いられるものである。
切換制御回路１１３は該符号化装置がシステム制御回路
１１２に従いテーブルを送信するモード（第２のモード
）にあるに於いてはスイッチ１０８をＡ側に接続する。
１１２に従いテーブルを送信するモード（第２のモード
）にあるに於いてはスイッチ１０８をＡ側に接続する。
従って、ＤＰＣＭ復号値を含むテーブルは、切換スイッ
チ１０８のＡ端子を通り同期・ＩＤ付加回路１０９に供
給される。該回路１０９では同期データ及びＩＤデータ
が付加され、第２図ｂ）に示す如きデータフォーマット
とされる。該回路１０９では伝送するデータがテーブル
データかＤＰＣＭコードかを示す識別コードをＩＤデー
タ内に付加する。同期・ＩＤ付加回路１０９の出力する
データ系列は、更にモデム１１０へ供給され、出力端子
１１１を通って伝送路（図示せず）に送出される。
チ１０８のＡ端子を通り同期・ＩＤ付加回路１０９に供
給される。該回路１０９では同期データ及びＩＤデータ
が付加され、第２図ｂ）に示す如きデータフォーマット
とされる。該回路１０９では伝送するデータがテーブル
データかＤＰＣＭコードかを示す識別コードをＩＤデー
タ内に付加する。同期・ＩＤ付加回路１０９の出力する
データ系列は、更にモデム１１０へ供給され、出力端子
１１１を通って伝送路（図示せず）に送出される。
一方、第１図（Ｂ）に示す復号化装置では、入力端子１
２１１及びモデム１２２を通って、伝送されたデータ系
列が復元され、該データ系列は同期・ＩＤ分離回路１２
３に供給され、同期データ、 ＩＤデータの分離が行わ
れる。第２図ｂ）に従うデータ系列中の同期データは直
接システム制御回路１３２に供給され、復号化装置全体
についての動作タイミングを決定する。一方、ＩＤデー
タ中の識別コードは、テーブル識別回路１３１に供給さ
れ、該回路１３１にて、伝送データがテーブルデータで
あるか、あるいは予測符号化コードであるかが識別され
る。この識別回路１３１の出力はシステム制御回路１３
２へ送られ、この識別コードに従いスイッチ切換制御回
路１３４が動作し、該切換制御回路１３４によって各切
換スイッチ１２４，１２５，１２６，１２８が切換えら
れ、テーブルデータ書込モード（第２のモード）となる
。
２１１及びモデム１２２を通って、伝送されたデータ系
列が復元され、該データ系列は同期・ＩＤ分離回路１２
３に供給され、同期データ、 ＩＤデータの分離が行わ
れる。第２図ｂ）に従うデータ系列中の同期データは直
接システム制御回路１３２に供給され、復号化装置全体
についての動作タイミングを決定する。一方、ＩＤデー
タ中の識別コードは、テーブル識別回路１３１に供給さ
れ、該回路１３１にて、伝送データがテーブルデータで
あるか、あるいは予測符号化コードであるかが識別され
る。この識別回路１３１の出力はシステム制御回路１３
２へ送られ、この識別コードに従いスイッチ切換制御回
路１３４が動作し、該切換制御回路１３４によって各切
換スイッチ１２４，１２５，１２６，１２８が切換えら
れ、テーブルデータ書込モード（第２のモード）となる
。
識別回路１３１にて入力されているデータが復号化テー
ブルのデータであると識別された場合には、各切換スイ
ッチ１２４． １２５． １２６． １２８は全て図中
Ａで示す端子に接続される。
ブルのデータであると識別された場合には、各切換スイ
ッチ１２４． １２５． １２６． １２８は全て図中
Ａで示す端子に接続される。
この時、ＲＡＭ１２７のアドレス入力には、カウンタ１
３３よりテーブルデータのロードの為のアドレス制御デ
ータが切換スイッチ１２５．１２６のＡ端子を介して入
力される。カウンタ１３３はシステム制御回路１３２に
入力された同期データに基づ（タイミングにより、順次
カウントアツプされ、ＲＡＭ１２７のアドレス制御デー
タを発生する。
３３よりテーブルデータのロードの為のアドレス制御デ
ータが切換スイッチ１２５．１２６のＡ端子を介して入
力される。カウンタ１３３はシステム制御回路１３２に
入力された同期データに基づ（タイミングにより、順次
カウントアツプされ、ＲＡＭ１２７のアドレス制御デー
タを発生する。
この様にして第１図（Ｂ）の復号化装置のＲＡＭ１２７
には、第１図（Ａ）のＲＡＭ１０５に書込まれているテ
ーブルに対応した復号テーブルが書込まれることになる
。
には、第１図（Ａ）のＲＡＭ１０５に書込まれているテ
ーブルに対応した復号テーブルが書込まれることになる
。
次に、情報データを伝送するモード（第１のモード）に
ついて説明する。
ついて説明する。
第１図（Ａ）に於いて入力端子１０１からの入力標本値
と、Ｄ型フリップフロップ１０４からの予測値は読出ア
ドレス制御データとしてＲＡＭ１０５に供給される。Ｒ
ＡＭ１０５には前述の工程で既に標本値、予測値に従う
ＤＰＣＭコード及び局部復号値が記憶されており、ＤＰ
ＣＭコード及び局部復号値が並列に読出されることにな
る。ＤＰＣＭコードは切換制御回路１１３によってＢ側
に接続されているスイッチ１０８を介して同期・ＩＤ付
加回路１０９に入力され、局部復号値はＤ型フリップフ
ロップ１０４に入力される。即ち、第１図（Ａ）のＲＡ
Ｍ１０５は第６図のＲＯＭ５０２の同様の機能を果たす
。
と、Ｄ型フリップフロップ１０４からの予測値は読出ア
ドレス制御データとしてＲＡＭ１０５に供給される。Ｒ
ＡＭ１０５には前述の工程で既に標本値、予測値に従う
ＤＰＣＭコード及び局部復号値が記憶されており、ＤＰ
ＣＭコード及び局部復号値が並列に読出されることにな
る。ＤＰＣＭコードは切換制御回路１１３によってＢ側
に接続されているスイッチ１０８を介して同期・ＩＤ付
加回路１０９に入力され、局部復号値はＤ型フリップフ
ロップ１０４に入力される。即ち、第１図（Ａ）のＲＡ
Ｍ１０５は第６図のＲＯＭ５０２の同様の機能を果たす
。
同期・ＩＤ付加回路１０９ではこのＤＰＣＭコードに同
期データ及びＩＤデータを付加し、第２図ａ）に示す如
きデータフォーマットのデータ系列とされる。ここでＩ
Ｄデータ中の識別コードが伝送するデータがＤＰＣＭコ
ードであることを示している。
期データ及びＩＤデータを付加し、第２図ａ）に示す如
きデータフォーマットのデータ系列とされる。ここでＩ
Ｄデータ中の識別コードが伝送するデータがＤＰＣＭコ
ードであることを示している。
該回路１０９の出力するデータ系列はテーブルデータを
伝送する場合と同様にモデム１１０により、端子１１１
により伝送路に送出される。
伝送する場合と同様にモデム１１０により、端子１１１
により伝送路に送出される。
第１図（Ｂ）の復号化装置に於いて、テーブル識別回路
１３１が同期・ＩＤ分離回路１２３で分離された識別コ
ードによりＤＰＣＭコードが入力されていることを識別
すると、システム制御回路１３２により切換制御回路１
３４がスイッチ１２４． １２５． １２６゜１２８を
Ｂ端子に接続する様指示される。
１３１が同期・ＩＤ分離回路１２３で分離された識別コ
ードによりＤＰＣＭコードが入力されていることを識別
すると、システム制御回路１３２により切換制御回路１
３４がスイッチ１２４． １２５． １２６゜１２８を
Ｂ端子に接続する様指示される。
同期・ＩＤ分離回路１２３から出力されありＰＣＭコー
ドはスイッチ１２４．１２５のＡ端子を介してＲＡＭ１
２７の読出アドレスを指定する。ＲＡＭ１２７には前述
の工程で送信側のＲＡＭ１０５の処理に対応する復号テ
ーブルが書込まれており、第５図９ａの部分の回路に対
応する処理を行い、スイッチ１２８の端子Ｂを介して出
力端子１３０へ復号値を出力する。この復号値はＤ型フ
リップフロップ１２９で遅延されて次値の予測値とされ
、この予測値はスイッチ１２６の端子Ｂを介してＲＡＭ
１２７の読出アドレスをＤＰＣＭコードと共に指定する
。
ドはスイッチ１２４．１２５のＡ端子を介してＲＡＭ１
２７の読出アドレスを指定する。ＲＡＭ１２７には前述
の工程で送信側のＲＡＭ１０５の処理に対応する復号テ
ーブルが書込まれており、第５図９ａの部分の回路に対
応する処理を行い、スイッチ１２８の端子Ｂを介して出
力端子１３０へ復号値を出力する。この復号値はＤ型フ
リップフロップ１２９で遅延されて次値の予測値とされ
、この予測値はスイッチ１２６の端子Ｂを介してＲＡＭ
１２７の読出アドレスをＤＰＣＭコードと共に指定する
。
上述の如く構成することにより、符号化装置側でいかな
る量子化特性で予測符号化を行っても復号装置側で必ず
復号できる。従って、符号化装置側では伝送しようとす
る情報の性質に応じて最適の量子化特性を設定すること
ができる。
る量子化特性で予測符号化を行っても復号装置側で必ず
復号できる。従って、符号化装置側では伝送しようとす
る情報の性質に応じて最適の量子化特性を設定すること
ができる。
また、装置の作動中であっても記憶装置１０６゜１０７
に新たなテーブルを書込み、符号化装置側のＲＡＭ１０
５、復号化装置側のＲＡＭ１２７に各テーブルをロード
することにより量子化特性を変更できるのは勿論である
。
に新たなテーブルを書込み、符号化装置側のＲＡＭ１０
５、復号化装置側のＲＡＭ１２７に各テーブルをロード
することにより量子化特性を変更できるのは勿論である
。
尚、第１図（Ａ）中の記憶装置１０６及び１０７はアク
セスタイムが遅いものであっても、所要のＤＰＣＭテー
ブルを記憶できるだけの記憶容量を有してさえいれば良
（、例えばＥＰＲＯＭ等の半導体メモリや、磁気ディス
ク装置等の磁気記録再生装置を用いることも可能である
。
セスタイムが遅いものであっても、所要のＤＰＣＭテー
ブルを記憶できるだけの記憶容量を有してさえいれば良
（、例えばＥＰＲＯＭ等の半導体メモリや、磁気ディス
ク装置等の磁気記録再生装置を用いることも可能である
。
第３図は本発明の他の実施例としての符号化装置を示す
図で、図中第１図（Ａ）と同様の構成要素には同一番号
を付し説明は省略する。第３図の符号化装置では第１図
（Ａ）の符号化装置の記憶装置１０６゜１０７を１つの
記憶装置１５２で代替するものである。
図で、図中第１図（Ａ）と同様の構成要素には同一番号
を付し説明は省略する。第３図の符号化装置では第１図
（Ａ）の符号化装置の記憶装置１０６゜１０７を１つの
記憶装置１５２で代替するものである。
以下、符号化装置、復号化装置の各ＲＡＭへのテーブル
のロードについて説明する。
のロードについて説明する。
第３図に於いて、記憶装置１５２には端子１５０を介し
て予めＲＡＭ１０５のためのＤＰＣＭコード、復号値（
局部復号値）を含むテーブルとなるデータを記憶してお
く。電源投入後、システム制御回路１５３は切換制御回
路１５４に指示を出し、該切換制御回路１５４はスイッ
チ１５１をまずＸ側に接続する。
て予めＲＡＭ１０５のためのＤＰＣＭコード、復号値（
局部復号値）を含むテーブルとなるデータを記憶してお
く。電源投入後、システム制御回路１５３は切換制御回
路１５４に指示を出し、該切換制御回路１５４はスイッ
チ１５１をまずＸ側に接続する。
そして記憶装置１５２から該スイッチ１５１のＸ側を介
してＲＡＭ１０５にＤＰＣＭコード及び局部復号値より
なるテーブルをロードする。ＲＡＭ１０５へのテーブル
のロードが終了すると、システム制御回路１５３は切換
制御回路１５４をしてスイッチ１５１をＹ側に接続する
。そして記憶装置１５２からスイッチ１５１のＹ側スイ
ッチ１０８のＡ側を介して、復号値よりなるテーブルが
同期・ＩＤ付加回路１０９に供給され、第１図（Ａ）の
符号化装置と同様に復号装置側に送信され、ＲＡＭ１２
７にロードされる。
してＲＡＭ１０５にＤＰＣＭコード及び局部復号値より
なるテーブルをロードする。ＲＡＭ１０５へのテーブル
のロードが終了すると、システム制御回路１５３は切換
制御回路１５４をしてスイッチ１５１をＹ側に接続する
。そして記憶装置１５２からスイッチ１５１のＹ側スイ
ッチ１０８のＡ側を介して、復号値よりなるテーブルが
同期・ＩＤ付加回路１０９に供給され、第１図（Ａ）の
符号化装置と同様に復号装置側に送信され、ＲＡＭ１２
７にロードされる。
上述の如き構成によれば、第１図（Ａ）の符号化装置に
比し、ＲＡＭ１０５，１２７へのテーブルのロードに時
間がかかるが記憶装置を削減でき、システム全体を安価
に構成できる。
比し、ＲＡＭ１０５，１２７へのテーブルのロードに時
間がかかるが記憶装置を削減でき、システム全体を安価
に構成できる。
第４図は本発明の更に他の実施例としての符号化装置の
構成を示す図であり、第３図と同様の構成要素には同一
番号を付し、説明は省略する。
構成を示す図であり、第３図と同様の構成要素には同一
番号を付し、説明は省略する。
第４図の実施例では第３図の例のスイッチ１５１のｘ、
ｙ端子の後段にＲＡＭ１６０，１６１を夫々設けた
ものである。即ち、−旦記憶装置１５２に記憶された符
号化、復号化テーブルを直接ＲＡＭ１０５゜復号化装置
側のＲＡ Ｍ ｌ ２７にロードせず、まずＲＡＭ１６
０゜１６１に書込んでいく。
ｙ端子の後段にＲＡＭ１６０，１６１を夫々設けた
ものである。即ち、−旦記憶装置１５２に記憶された符
号化、復号化テーブルを直接ＲＡＭ１０５゜復号化装置
側のＲＡ Ｍ ｌ ２７にロードせず、まずＲＡＭ１６
０゜１６１に書込んでいく。
そしてシステム制御部１５８からテーブル書換指令があ
った場合には、ＲＡＭ１６０，１６１から同時にテーブ
ルを読出し、ＲＡＭ１０５，１２７にロードする。
った場合には、ＲＡＭ１６０，１６１から同時にテーブ
ルを読出し、ＲＡＭ１０５，１２７にロードする。
この様に構成することにより、アクセス速度の遅い記憶
装置１台のみで、かつＲＡＭ１６０，１６１から極めて
短時間でＲＡＭ１０５，１２７へテーブルをロードする
ことが可能で、伝送する情報のプログラムを切換える際
に量子化特性をも切換える場合、情報の遮断される時間
を極めて短くすることができる。
装置１台のみで、かつＲＡＭ１６０，１６１から極めて
短時間でＲＡＭ１０５，１２７へテーブルをロードする
ことが可能で、伝送する情報のプログラムを切換える際
に量子化特性をも切換える場合、情報の遮断される時間
を極めて短くすることができる。
上述の各実施例の符号化装置、復号化装置にあっては、
入出力特性が判明している符号化演算であれば、入力ビ
ツト数及び出力ビツト数が同じである限り、ＤＰＣＭテ
ーブルの内容を更新するだけで、いかなる複雑なアルゴ
リズムであっても同一の回路構成で実現することが可能
である。またテーブルをＳＲＡＭで構成しているため、
アルゴリズムの変更も極めて容易で、例えば記憶装置と
して磁気ディスク装置を用いた場合ディスクの交換のみ
でアルゴリズムは変更できる。更に、記憶装置について
はそのアクセスタイムが長くてもよいので、磁気ディス
ク装置等の安価で大容量の記憶装置を用いることができ
、多数のアルゴリズムを設定することが可能である。
入出力特性が判明している符号化演算であれば、入力ビ
ツト数及び出力ビツト数が同じである限り、ＤＰＣＭテ
ーブルの内容を更新するだけで、いかなる複雑なアルゴ
リズムであっても同一の回路構成で実現することが可能
である。またテーブルをＳＲＡＭで構成しているため、
アルゴリズムの変更も極めて容易で、例えば記憶装置と
して磁気ディスク装置を用いた場合ディスクの交換のみ
でアルゴリズムは変更できる。更に、記憶装置について
はそのアクセスタイムが長くてもよいので、磁気ディス
ク装置等の安価で大容量の記憶装置を用いることができ
、多数のアルゴリズムを設定することが可能である。
尚、上述の各実施例ではルックアップテーブルとして用
いられる符号化装置側のＲＡＭには第５図の点線９内の
回路と同じ機能を果たすためのテーブルをロードしたが
、第５図の一点鎖線９ａ内の回路に対応するＲＡＭと、
−点鎖線９ｂ内の回路に対応するＲＡＭとを縦続接続し
、夫々にテーブルをロードする構成とすることも可能で
ある。
いられる符号化装置側のＲＡＭには第５図の点線９内の
回路と同じ機能を果たすためのテーブルをロードしたが
、第５図の一点鎖線９ａ内の回路に対応するＲＡＭと、
−点鎖線９ｂ内の回路に対応するＲＡＭとを縦続接続し
、夫々にテーブルをロードする構成とすることも可能で
ある。
また、上述の各実施例にあっては前値予測ＤＰＣＭを例
にとって説明したが、本発明はこれに限らず、二次元予
測、三次元予測、適応予測などの予測を行うＤＰＣＭに
よる符号化システム、復号化システムにも当然適用でき
るものであり、また、これら以外の任意に符号長を決定
する符号化、復号化システムにも適用可能である。
にとって説明したが、本発明はこれに限らず、二次元予
測、三次元予測、適応予測などの予測を行うＤＰＣＭに
よる符号化システム、復号化システムにも当然適用でき
るものであり、また、これら以外の任意に符号長を決定
する符号化、復号化システムにも適用可能である。
更に、上述の実施例においてＲＡＭとしては、ＳＲＡＭ
を用いているが、リフレッシュ並びにサイクルタイムの
条件が満たされればＤＲＡＭを用いることも可能である
。
を用いているが、リフレッシュ並びにサイクルタイムの
条件が満たされればＤＲＡＭを用いることも可能である
。
以上、説明した様に本発明によれば、最適な予測符号化
特性に常に設定できる符号化装置及び任意の予測符号化
特性にて符号化されたコードを復号可能な復号化装置を
得ることができる。
特性に常に設定できる符号化装置及び任意の予測符号化
特性にて符号化されたコードを復号可能な復号化装置を
得ることができる。
第１図（Ａ）は本発明の一実施例としての符号化装置の
構成を示す図、 第１図（Ｂ）は第１図（Ａ）に対応する本発明の一実施
例としての復号化装置の構成を示す図、第２図は第１図
（Ａ）の符号化装置から出力されるデータ系列のデータ
フォーマットを示す図、第３図は本発明の他の実施例と
しての符号化装置の構成を示す図、 第４図は本発明の更に他の実施例としての符号化装置の
構成を示す図、 第５図は一般的な予測符号化装置の構成を示す図、第６
図はルックアップテーブルを用いた符号化装置及び復号
化装置よりなる伝送システムの構成を示す図である。 図中、１０１は標本値入力端子、１０４． １２９はＤ
型フリップフロップ、１０５，１２７はＲＡＭ、１０６
゜１０７は記憶装置、１０９は同期・！Ｄ付加回路、１
０８はスイッチ、１１０． １２２はモデム、１１２．
１３２はシステム制御回路、１１３． １３４は切換
制御回路、１２４、 １２５． １２６． １２８は夫
々スイッチ、１３１はテーブル識別回路である。
構成を示す図、 第１図（Ｂ）は第１図（Ａ）に対応する本発明の一実施
例としての復号化装置の構成を示す図、第２図は第１図
（Ａ）の符号化装置から出力されるデータ系列のデータ
フォーマットを示す図、第３図は本発明の他の実施例と
しての符号化装置の構成を示す図、 第４図は本発明の更に他の実施例としての符号化装置の
構成を示す図、 第５図は一般的な予測符号化装置の構成を示す図、第６
図はルックアップテーブルを用いた符号化装置及び復号
化装置よりなる伝送システムの構成を示す図である。 図中、１０１は標本値入力端子、１０４． １２９はＤ
型フリップフロップ、１０５，１２７はＲＡＭ、１０６
゜１０７は記憶装置、１０９は同期・！Ｄ付加回路、１
０８はスイッチ、１１０． １２２はモデム、１１２．
１３２はシステム制御回路、１１３． １３４は切換
制御回路、１２４、 １２５． １２６． １２８は夫
々スイッチ、１３１はテーブル識別回路である。
Claims (2)
- （１）標本値及びその予測値を入力するルックアップテ
ーブルを含むメモリ回路が出力する予測符号化コードを
伝送する第１のモードと、前記ルックアップテーブルの
テーブルに対応する復号テーブルを示すデータを伝送す
る第２のモードを有する符号化装置。 - （２）入力されたデータが予測符号化コードか、復号テ
ーブルを示すデータかを識別する識別手段を具え、該識
別手段の出力に応じて復号テーブルをランダムアクセス
メモリに書込む第１のモードと、予測符号化コードを該
ランダムアクセスメモリの読出アドレスとして該ランダ
ムアクセスメモリから復号値を得る第２のモードとを切
換える復号化装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28012588A JP2941820B2 (ja) | 1988-11-05 | 1988-11-05 | 符号化装置 |
| US07/430,006 US5043728A (en) | 1988-11-02 | 1989-11-01 | Predictive coding device and predictive decoding device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28012588A JP2941820B2 (ja) | 1988-11-05 | 1988-11-05 | 符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02126728A true JPH02126728A (ja) | 1990-05-15 |
| JP2941820B2 JP2941820B2 (ja) | 1999-08-30 |
Family
ID=17620685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28012588A Expired - Fee Related JP2941820B2 (ja) | 1988-11-02 | 1988-11-05 | 符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2941820B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068729A (ja) * | 1983-06-22 | 1985-04-19 | シ−テイアイ パ−トナ−ズ | デジタルデ−タ圧縮方法及び装置 |
-
1988
- 1988-11-05 JP JP28012588A patent/JP2941820B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068729A (ja) * | 1983-06-22 | 1985-04-19 | シ−テイアイ パ−トナ−ズ | デジタルデ−タ圧縮方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2941820B2 (ja) | 1999-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8155973B2 (en) | Recording and reproducing apparatus for use with optical recording medium having real-time, losslessly encoded data | |
| JP2611637B2 (ja) | 画像圧縮伸長装置 | |
| US6256344B1 (en) | Variable bit rate encoder | |
| US6256420B1 (en) | Data transmission system | |
| JP2932950B2 (ja) | データの圧縮・記録方法、データの圧縮・記録装置及び圧縮データの復号・再生方法、圧縮データの復号・再生装置 | |
| JPH02126728A (ja) | 符号化装置 | |
| JP2995485B2 (ja) | 符号化装置 | |
| JP3237374B2 (ja) | デジタル信号記録装置とデジタル信号再生装置及びデジタル信号記録再生装置 | |
| JPH04186984A (ja) | 画像符号化装置 | |
| JP2733240B2 (ja) | 符号化装置及び復号化装置 | |
| JPH07121198A (ja) | 音声蓄積装置 | |
| JP2696869B2 (ja) | 画像符号化装置 | |
| JPH03254525A (ja) | ディジタル信号処理装置 | |
| JP2606221B2 (ja) | ディジタルｖｔｒの再生回路 | |
| JP2765588B2 (ja) | 符号化／復号化装置 | |
| JPH082027B2 (ja) | 予測符号化装置 | |
| HK1097337A1 (en) | A lossless decoder and a method therefor | |
| HK1097337B (en) | A lossless decoder and a method therefor | |
| HK1097338A1 (zh) | 无损解码器及其方法 | |
| HK1097338B (en) | A lossless decoder and a method therefor | |
| JPH0313012A (ja) | 高能率符号化方式 | |
| JPH0619774A (ja) | ファイルサーバシステム | |
| JPH0357000A (ja) | 音声記録装置 | |
| JPH04326216A (ja) | 情報記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |