JPH02128449A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02128449A JPH02128449A JP28029288A JP28029288A JPH02128449A JP H02128449 A JPH02128449 A JP H02128449A JP 28029288 A JP28029288 A JP 28029288A JP 28029288 A JP28029288 A JP 28029288A JP H02128449 A JPH02128449 A JP H02128449A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- wiring
- pattern
- photoresist
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は半導体装置の製造方法に関わり、特に多層配線
の層間を空気あるいは別種の気体で絶縁分離した空中配
線（エアブリッジ配線）構造の製造方法に関わる。
の層間を空気あるいは別種の気体で絶縁分離した空中配
線（エアブリッジ配線）構造の製造方法に関わる。
（従来の技術）
多層配線の層間を空気あるいは別種の気体で絶縁分離し
た。いわゆる空中配線（エアブリッジ配線）は、上層配
線の容量及び交互部のクロスオーバー容量を低減できる
ため高速化に有利であり、特にＧａＡｓＦＥＴのような
高速動作を特徴とし寄生容量を低減したいデバイスに用
いられている。本技術はＬＳＩ用の多層配線としても当
然のことながら有望であるが、この場合にはいくつかの
問題が生じる。第２図に従来方法によるエアブリッジ配
線の製造方法を示す。半導体基板（１）及びその表面に
形成された絶縁膜（２）上に、第１層配線（３）を形成
する。（第２図（ａ））この後、下層と上層配線の接続
部（コンタクトホール）形成、及び上層と下層配線を絶
縁分離するためのフォトレジスト（４）を全面に塗布す
る（第２図（ｂ））。このレジストに接続孔を、露光・
現像により形成する（第２図（Ｃ））。引き続きこのレ
ジスト上に上層配線（６）を形成しく第２図（ｄ） ）
。
た。いわゆる空中配線（エアブリッジ配線）は、上層配
線の容量及び交互部のクロスオーバー容量を低減できる
ため高速化に有利であり、特にＧａＡｓＦＥＴのような
高速動作を特徴とし寄生容量を低減したいデバイスに用
いられている。本技術はＬＳＩ用の多層配線としても当
然のことながら有望であるが、この場合にはいくつかの
問題が生じる。第２図に従来方法によるエアブリッジ配
線の製造方法を示す。半導体基板（１）及びその表面に
形成された絶縁膜（２）上に、第１層配線（３）を形成
する。（第２図（ａ））この後、下層と上層配線の接続
部（コンタクトホール）形成、及び上層と下層配線を絶
縁分離するためのフォトレジスト（４）を全面に塗布す
る（第２図（ｂ））。このレジストに接続孔を、露光・
現像により形成する（第２図（Ｃ））。引き続きこのレ
ジスト上に上層配線（６）を形成しく第２図（ｄ） ）
。
最後にフォトレジスト（４）を除去してエアブリッヂ構
造が完成する（第２図（ｅ））。
造が完成する（第２図（ｅ））。
しかしながらＬＳＩの配線パターンにおいては、第２図
（ａ）に示すごとく配線幅が一定ではない。
（ａ）に示すごとく配線幅が一定ではない。
このためこの上にフォトレジストを塗布した場合は、第
２図（ｂ）に示すごとくレジストの平坦化効果により、
細い配線上ではレジストは薄く、太い配線上ではレジス
トは厚く形成される。すなわち第２図（ｂ）中ｄ ＜
ｄ 及びｄ ＜ｄ３となる。
２図（ｂ）に示すごとくレジストの平坦化効果により、
細い配線上ではレジストは薄く、太い配線上ではレジス
トは厚く形成される。すなわち第２図（ｂ）中ｄ ＜
ｄ 及びｄ ＜ｄ３となる。
このような状態で接続孔の露光を行うと、レジストに対
する最適露光量がその膜厚に依存するため場所により最
適露光量が異なり、例えば厚さｄ２の厚い部分で露光量
を設定すると、薄い部分ｄ１ｔｑ） に対してはオーバー露光となり、結果として形成される
開口部の大きさ（第２図（Ｃ）中Ｗ１及びＷ２）が異な
ってしまい、プロセスの制御が難しくなる。また、この
フォトレジストの膜厚は、下層と上層配線間の分離距離
を決定するという重要な役割を持つが、前述の理由によ
り場所によって膜厚が異なると、第２図（ｄ）〜（ｅ）
中に示すようにｄ とｄ４の距離が異なり、結果として
交互部の容量がパターンにより変動することになる。こ
のことはデバイスの設計を複雑にするとともに、特にレ
ジストの薄くなる部分、例えばｄ４では、エアブリッジ
構造にすることによる容量の低減効果が削減され、期待
される性能が得られないことにもなる。
する最適露光量がその膜厚に依存するため場所により最
適露光量が異なり、例えば厚さｄ２の厚い部分で露光量
を設定すると、薄い部分ｄ１ｔｑ） に対してはオーバー露光となり、結果として形成される
開口部の大きさ（第２図（Ｃ）中Ｗ１及びＷ２）が異な
ってしまい、プロセスの制御が難しくなる。また、この
フォトレジストの膜厚は、下層と上層配線間の分離距離
を決定するという重要な役割を持つが、前述の理由によ
り場所によって膜厚が異なると、第２図（ｄ）〜（ｅ）
中に示すようにｄ とｄ４の距離が異なり、結果として
交互部の容量がパターンにより変動することになる。こ
のことはデバイスの設計を複雑にするとともに、特にレ
ジストの薄くなる部分、例えばｄ４では、エアブリッジ
構造にすることによる容量の低減効果が削減され、期待
される性能が得られないことにもなる。
これらの問題は、レジスト（４）を厚くすることにより
ある程度は軽減されるが、そのためには配線膜厚の３倍
程度の厚さが必要である。すなわち配線膜厚を０．６μ
ｍとしても２μｍ程度の厚さのレジストが必要となる、
このことは接続孔形成の際の微細化を阻害することにな
り、高集積化にＣ４） は不向ぎである。
ある程度は軽減されるが、そのためには配線膜厚の３倍
程度の厚さが必要である。すなわち配線膜厚を０．６μ
ｍとしても２μｍ程度の厚さのレジストが必要となる、
このことは接続孔形成の際の微細化を阻害することにな
り、高集積化にＣ４） は不向ぎである。
（発明が解決しようとする課題）
以上述べてきたように、従来技術の製造方法では、下地
配線の段差に起因したレジスト膜厚の不均一性により、
接続孔の開口寸法の制御が難しく製造歩留りの低下を招
く要因となること、及び下層と上層のスペースの制御が
困難で、デバイス設計を難しくするとともに期待された
程の容量低減効果が得られない可能性がある。という問
題があった。
配線の段差に起因したレジスト膜厚の不均一性により、
接続孔の開口寸法の制御が難しく製造歩留りの低下を招
く要因となること、及び下層と上層のスペースの制御が
困難で、デバイス設計を難しくするとともに期待された
程の容量低減効果が得られない可能性がある。という問
題があった。
［発明の構成コ
（課題を解決するための手段）
本発明は、前述したエアブリッジ配線をＬＳＩに適用す
る際の問題点を解決するための方法を提供するものであ
り、より具体的には、配線が形成されていない領域に、
配線膜厚と同程度の厚さのダミーパターンを設は下地の
段差を緩和した状態で接続孔形成用のレジストを塗布し
、その膜厚を略均−化する。
る際の問題点を解決するための方法を提供するものであ
り、より具体的には、配線が形成されていない領域に、
配線膜厚と同程度の厚さのダミーパターンを設は下地の
段差を緩和した状態で接続孔形成用のレジストを塗布し
、その膜厚を略均−化する。
（作 用）
本発明によれば、接続孔の形成が下地段差によらず均一
にできるため、製造歩留りの向」二につながる。また、
下層と上層の間の層間絶縁距離（スペース）も略一定に
保てるため、デバイス設計を容易にするとともに、エア
ブリッジ構造にすることによる容量低減効果が期待通り
に得られ、デバイスの高速化が達成できる。
にできるため、製造歩留りの向」二につながる。また、
下層と上層の間の層間絶縁距離（スペース）も略一定に
保てるため、デバイス設計を容易にするとともに、エア
ブリッジ構造にすることによる容量低減効果が期待通り
に得られ、デバイスの高速化が達成できる。
（実施例）
以下に本発明の製造方法の実施例を第１図を用いて詳細
に説明する。
に説明する。
半導体基板として半絶縁性ＧａＡｓ基板（１）を用い、
その表面に絶縁膜をしてＳ ｉＯ２（２）が５ｏｏｏＸ
の厚さに形成されている。その上部に第１層配線として
０．８μ厚のＴ ｉ ／ Ｐ ｔ ／ Ａ ｕを、イオ
ンミリング法によりパターニングして形成する（第１図
（ａ））ところまでは従来例と同一である。尚本図には
図示していないが、ＧａＡｓ基板（１）上にはＦＥＴ、
ダイオード等の素子が形成されている。
その表面に絶縁膜をしてＳ ｉＯ２（２）が５ｏｏｏＸ
の厚さに形成されている。その上部に第１層配線として
０．８μ厚のＴ ｉ ／ Ｐ ｔ ／ Ａ ｕを、イオ
ンミリング法によりパターニングして形成する（第１図
（ａ））ところまでは従来例と同一である。尚本図には
図示していないが、ＧａＡｓ基板（１）上にはＦＥＴ、
ダイオード等の素子が形成されている。
次に、この基板表面にレジスト（４）を０．８μｍ厚さ
に塗布し、第１層配線（３）よりひと回り大きいパター
ンで露光・現像し第１図（ｂ）に示す如く平坦化用のレ
ジストパターン（４）を得る。本実施例においては、レ
ジスト（４）と配線（３）間のスペースがその後の平坦
化効果に影響を与えないように、レジスト（４）の露光
は配線パターンより１．０μｍ広いマスクにより行った
。
に塗布し、第１層配線（３）よりひと回り大きいパター
ンで露光・現像し第１図（ｂ）に示す如く平坦化用のレ
ジストパターン（４）を得る。本実施例においては、レ
ジスト（４）と配線（３）間のスペースがその後の平坦
化効果に影響を与えないように、レジスト（４）の露光
は配線パターンより１．０μｍ広いマスクにより行った
。
ひき続き、このレジストが上層レジストを塗布した場合
に溶解しないように、１５０℃３０分間のベータにより
レジスト（４）を硬化させる。
に溶解しないように、１５０℃３０分間のベータにより
レジスト（４）を硬化させる。
この後、接続孔形成用のレジスト（５）を塗布する（第
１図（Ｃ））。この時、平坦化用レジスト（４）と配線
（３）間のスペース１．０μｍは上層レジスト（５）の
平坦化効果により埋まるとともに、平坦化用レジスト（
４）と配線（３）の表面が略同一の高さであるため、そ
の上に塗布されるレジスト（５）の膜厚は第１図（Ｃ）
に示す如く均一になり、図中の主要部厚さｄ１〜ｄ２〜
ｄ３〜ｄ４が満たされる。
１図（Ｃ））。この時、平坦化用レジスト（４）と配線
（３）間のスペース１．０μｍは上層レジスト（５）の
平坦化効果により埋まるとともに、平坦化用レジスト（
４）と配線（３）の表面が略同一の高さであるため、そ
の上に塗布されるレジスト（５）の膜厚は第１図（Ｃ）
に示す如く均一になり、図中の主要部厚さｄ１〜ｄ２〜
ｄ３〜ｄ４が満たされる。
このレジストに対して露光・現像を行い必要部分に接続
孔を開口するが、配線の幅によらずレジスト（５）の膜
厚が略同一であるため、最適露光量が下地パターンによ
らずウェハ全面でほぼ一定であるため、第１図（ｄ）に
示す如く開口寸法のほぼ等しい接続孔（すなわちＷ１〜
Ｗ２）が得られる。
孔を開口するが、配線の幅によらずレジスト（５）の膜
厚が略同一であるため、最適露光量が下地パターンによ
らずウェハ全面でほぼ一定であるため、第１図（ｄ）に
示す如く開口寸法のほぼ等しい接続孔（すなわちＷ１〜
Ｗ２）が得られる。
この後上層配線（６）としてＡｕを１．０μｍの厚さに
形成しく第１図（ｅ） ） 、最後にレジスト（４）（
５）を有機溶剤及び０□アツシングにより除去してエア
ブリッジ配線構造が完成する（第１図（Ｃ））。この時
にも、前述した平坦化効果により下層配線上のレジスト
膜厚が略一定となるため下層と上層配線間のスペースｄ
、ｄ ともしシスト（５）の膜厚で決定され、期
待した距離が均一性よく得られる。
形成しく第１図（ｅ） ） 、最後にレジスト（４）（
５）を有機溶剤及び０□アツシングにより除去してエア
ブリッジ配線構造が完成する（第１図（Ｃ））。この時
にも、前述した平坦化効果により下層配線上のレジスト
膜厚が略一定となるため下層と上層配線間のスペースｄ
、ｄ ともしシスト（５）の膜厚で決定され、期
待した距離が均一性よく得られる。
［発明の効果］
本発明によれば、下地が平坦化された状態で接続孔開口
用及び上下層間距離を決定するレジストを塗布すること
ができ、その膜厚を下地パターンによらず略同一に形成
することができる。この結果、接続孔開口に関してはプ
ロセスの制御性が大幅に向上し、製造歩留りが向上する
。また、上下層間距離を下地パターンに依存せず略一定
に形成することが可能となるため、デバイスの設計を容
易にするとともに、エアブリッジ配線構造にすることに
よる容量低減効果が期待通りに得られ、デバイスの高速
化が達成可能となる。
用及び上下層間距離を決定するレジストを塗布すること
ができ、その膜厚を下地パターンによらず略同一に形成
することができる。この結果、接続孔開口に関してはプ
ロセスの制御性が大幅に向上し、製造歩留りが向上する
。また、上下層間距離を下地パターンに依存せず略一定
に形成することが可能となるため、デバイスの設計を容
易にするとともに、エアブリッジ配線構造にすることに
よる容量低減効果が期待通りに得られ、デバイスの高速
化が達成可能となる。
特に本発明は、下地パターン形状が複雑で、またその疎
密も一定ではないＩＣ，ＬＳＩ等の高集積デバイスにお
いて極めて有効である。
密も一定ではないＩＣ，ＬＳＩ等の高集積デバイスにお
いて極めて有効である。
第１図は本発明の実施例によるエアブリッジ配線の製造
方法を説明するための断面図。第２図は従来方法による
エアブリッジ配線の製造方法を説明するための断面図で
ある。 １・・・・・・・・・・・・ＧａＡｓ基板２・・・・・
・・・・・・・ＳｉＯ２膜３・・・・・・・・・・・・
第１層配線４．５・・・・・・フォトレジスト ６ ・・・・・ ・・・・・・上層配線
方法を説明するための断面図。第２図は従来方法による
エアブリッジ配線の製造方法を説明するための断面図で
ある。 １・・・・・・・・・・・・ＧａＡｓ基板２・・・・・
・・・・・・・ＳｉＯ２膜３・・・・・・・・・・・・
第１層配線４．５・・・・・・フォトレジスト ６ ・・・・・ ・・・・・・上層配線
Claims (3)
- （１）半導体基板上に金属配線パターンを形成する工程
と、該配線パターン以外の領域に金属配線と略同一膜厚
のダミーパターンを形成する工程と、該金属配線及びダ
ミーパターン上にフォトレジストを塗布する工程と、該
レジストに接続孔をパターニングする工程と、該接続孔
を介して前記金属配線と接続する上層金属配線を形成す
る工程と、前記フォトレジストを除去する工程とを含む
ことを特徴とする半導体装置の製造方法。 - （２）半導体基板はＧａＡｓであることを特徴とする請
求項１記載の半導体装置の製造方法。 - （３）レジストを塗布し、配線パターンと略同一あるい
はわずかに大きいパターンで露光・現像することにより
ダミーパターンを形成することを特徴とする請求項１記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28029288A JPH02128449A (ja) | 1988-11-08 | 1988-11-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28029288A JPH02128449A (ja) | 1988-11-08 | 1988-11-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02128449A true JPH02128449A (ja) | 1990-05-16 |
Family
ID=17622953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28029288A Pending JPH02128449A (ja) | 1988-11-08 | 1988-11-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02128449A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5659887A (en) * | 1991-06-15 | 1997-08-19 | Kabushiki Kaisha Honda Access | Portable radiotelephone and holder for mounting within a vehicle |
| US6297145B1 (en) | 1998-05-15 | 2001-10-02 | Nec Corporation | Method of forming a wiring layer having an air bridge construction |
-
1988
- 1988-11-08 JP JP28029288A patent/JPH02128449A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5659887A (en) * | 1991-06-15 | 1997-08-19 | Kabushiki Kaisha Honda Access | Portable radiotelephone and holder for mounting within a vehicle |
| US6297145B1 (en) | 1998-05-15 | 2001-10-02 | Nec Corporation | Method of forming a wiring layer having an air bridge construction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3518084A (en) | Method for etching an opening in an insulating layer without forming pinholes therein | |
| JP2798452B2 (ja) | 異なるレベルで形成されたパターン間に相互接続を形成する段階を含む集積回路の製造方法 | |
| JPS594057A (ja) | コンタクトホ−ル形成方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH02128449A (ja) | 半導体装置の製造方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| US11011417B2 (en) | Method and structure of metal cut | |
| US11501970B2 (en) | Semiconductor device structure with a fine pattern | |
| JPS62179160A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH03185750A (ja) | 半導体装置 | |
| JPH0237707A (ja) | 半導体装置の製造方法 | |
| US8659173B1 (en) | Isolated wire structures with reduced stress, methods of manufacturing and design structures | |
| JPH0587973B2 (ja) | ||
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| KR100209337B1 (ko) | 에스오우지이 산화막을 가지는 다층 금속 배선막 제조 방법 | |
| JPH06151611A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPH09213796A (ja) | 半導体装置及びその製造方法 | |
| JPS62243341A (ja) | 半導体装置の製造方法 | |
| JPH05347365A (ja) | 半導体装置およびその製造方法 | |
| JPH0997770A (ja) | 半導体装置及びコンタクトホールの形成方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPS6326544B2 (ja) |