JPS6326544B2 - - Google Patents
Info
- Publication number
- JPS6326544B2 JPS6326544B2 JP55031260A JP3126080A JPS6326544B2 JP S6326544 B2 JPS6326544 B2 JP S6326544B2 JP 55031260 A JP55031260 A JP 55031260A JP 3126080 A JP3126080 A JP 3126080A JP S6326544 B2 JPS6326544 B2 JP S6326544B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring body
- lower layer
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に多
層配線層構造における層間絶縁膜の形成方法に関
する。
層配線層構造における層間絶縁膜の形成方法に関
する。
LSI、超LSI等の半導体素子表面に多層配線を
形成するに際し、半導体基板上に下層の配線パタ
ーン（以下配線体と称する）を選択的に形成した
後、該下層配線体間に所謂リフトオフ法により該
下層配線体と略等厚の下層絶縁膜を形成して半導
体基板表面を平坦とし、その上に上層の配線体を
形成する方法が開発されている。
形成するに際し、半導体基板上に下層の配線パタ
ーン（以下配線体と称する）を選択的に形成した
後、該下層配線体間に所謂リフトオフ法により該
下層配線体と略等厚の下層絶縁膜を形成して半導
体基板表面を平坦とし、その上に上層の配線体を
形成する方法が開発されている。
第１図はその方法を説明するための要部断面図
であつて、PN接合（あるいはシヨツトキーバリ
ア接触等）が形成された半導体基板（又は層）１
表面に該PN接合の一方の領域の一部を表出して
二酸化シリコン（SiO2）等からなる第１の絶縁
膜２が形成された状態において、先ず同図ａに示
すように半導体基板上にアルミニウム（Al）層
３を被着し、その上にホトレジスト膜４を選択的
に形成する。次いで該ホトレジスト膜４をマスク
として前記アルミニウム層３を選択的に除去して
同図ｂに示すようにアルミニウムよりなる下層配
線体３′を形成する。
であつて、PN接合（あるいはシヨツトキーバリ
ア接触等）が形成された半導体基板（又は層）１
表面に該PN接合の一方の領域の一部を表出して
二酸化シリコン（SiO2）等からなる第１の絶縁
膜２が形成された状態において、先ず同図ａに示
すように半導体基板上にアルミニウム（Al）層
３を被着し、その上にホトレジスト膜４を選択的
に形成する。次いで該ホトレジスト膜４をマスク
として前記アルミニウム層３を選択的に除去して
同図ｂに示すようにアルミニウムよりなる下層配
線体３′を形成する。
次いで同図Ｃに示すように、前記半導体基板１
表面全面に前記下層配線体３′とほぼ同じ高さに
二酸化シリコン等の第２の絶縁膜５，５′を被着
した後、前記ホトレジスト膜４を除去して該ホト
レジスト膜４上に被着せる絶縁膜５′を同時に除
去することにより、同図ｄに示すように下層配線
体３′表面が露出されると共に、第１および第２
の絶縁膜２，５からなり、上記下層配線体３′と
略等厚の下層配線体を形成することにより、半導
体基板表面は平坦化される。
表面全面に前記下層配線体３′とほぼ同じ高さに
二酸化シリコン等の第２の絶縁膜５，５′を被着
した後、前記ホトレジスト膜４を除去して該ホト
レジスト膜４上に被着せる絶縁膜５′を同時に除
去することにより、同図ｄに示すように下層配線
体３′表面が露出されると共に、第１および第２
の絶縁膜２，５からなり、上記下層配線体３′と
略等厚の下層配線体を形成することにより、半導
体基板表面は平坦化される。
このように平坦化された面の上に更に配線体を
形成することは比較的容易であり、従つて上述の
方法は微細パターンの多層配線における下層配線
体層の形成に用いて極めて好適と目された。
形成することは比較的容易であり、従つて上述の
方法は微細パターンの多層配線における下層配線
体層の形成に用いて極めて好適と目された。
ところが上記のごとく第２の絶縁膜５をリフト
オフ法によりパターニングすると、下層配線体
３′と絶縁膜５との間に第１図ｄに示す楔状の〓
間６を生じる。
オフ法によりパターニングすると、下層配線体
３′と絶縁膜５との間に第１図ｄに示す楔状の〓
間６を生じる。
そのためこの部分で同図ｅに示すように上層の
第３の絶縁膜７及び上層配線体８に楔状の亀裂９
ができ、その部分でパターンの乱れや上層配線体
８の断線を生じる。
第３の絶縁膜７及び上層配線体８に楔状の亀裂９
ができ、その部分でパターンの乱れや上層配線体
８の断線を生じる。
本発明の目的は上記楔状の隙間を埋め且つ平坦
な表面を有する層間絶縁膜の形成方法を提供する
ことにある。
な表面を有する層間絶縁膜の形成方法を提供する
ことにある。
本発明の半導体装置の製造方法の特徴は、半導
体基板上に配線体と絶縁膜とをリフトオフ法によ
つて形成した場合に、上記配線体と絶縁膜との間
に楔状の〓間が生じるが、オルガノシロキサン樹
脂を塗布し、これを加熱硬化させることにより、
上記〓間を充填し且つ表面が平坦なオルガノシロ
キサン樹脂層を形成し、これの上に所定の絶縁膜
を形成し、爾後の処理を行うことにある。
体基板上に配線体と絶縁膜とをリフトオフ法によ
つて形成した場合に、上記配線体と絶縁膜との間
に楔状の〓間が生じるが、オルガノシロキサン樹
脂を塗布し、これを加熱硬化させることにより、
上記〓間を充填し且つ表面が平坦なオルガノシロ
キサン樹脂層を形成し、これの上に所定の絶縁膜
を形成し、爾後の処理を行うことにある。
以下本発明の半導体装置の製造方法の一実施例
を第２図により説明する。
を第２図により説明する。
第２図は本発明の一実施例を工程の順に示す要
部断面図である。
部断面図である。
同図ａは、前記第１図ｄに示す工程の段階を再
び示している。従つて対応する部位に関する参照
符号も該第１図ｄと一致させており、１は半導体
基板、２はSiO2等からなる第１の絶縁膜、３′は
Alよりなる下層配線体、５は下層配線体３′とほ
ぼ等しい高さに形成したSiO2等からなる第２の
絶縁膜、６は楔状の〓間である。本発明はかかる
状態からの工程を改善し、より平坦化された表面
を得ることのできる多層配線の形成法を提供す
る。
び示している。従つて対応する部位に関する参照
符号も該第１図ｄと一致させており、１は半導体
基板、２はSiO2等からなる第１の絶縁膜、３′は
Alよりなる下層配線体、５は下層配線体３′とほ
ぼ等しい高さに形成したSiO2等からなる第２の
絶縁膜、６は楔状の〓間である。本発明はかかる
状態からの工程を改善し、より平坦化された表面
を得ることのできる多層配線の形成法を提供す
る。
本実施例によれば、このシリコン基板表面全面
に同図ｂに示すように先ず液状オルガノシロキサ
ン樹脂を回転塗布法を用いて塗布し、次いで加熱
処理を施して溶剤を除去し、オルガノシロキサン
樹脂膜１０を形成する。次いでその上に更に低温
化学気相成長法等を用い、例えばPSG層１１を
被着せしめて第３の絶縁膜とする。
に同図ｂに示すように先ず液状オルガノシロキサ
ン樹脂を回転塗布法を用いて塗布し、次いで加熱
処理を施して溶剤を除去し、オルガノシロキサン
樹脂膜１０を形成する。次いでその上に更に低温
化学気相成長法等を用い、例えばPSG層１１を
被着せしめて第３の絶縁膜とする。
次いで同図Ｃに示すように該PSG層１１上の
スルーホールを設けるべき部分に、開口１２を有
するホトレジスト膜１３を選択的に形成する。
スルーホールを設けるべき部分に、開口１２を有
するホトレジスト膜１３を選択的に形成する。
次いで同図ｄに示す如く該ホトレジスト膜１３
をマスクとして、四塩化炭素（CF4）を反応ガス
とするプラズマエツチング法を用い、前記PSG
層１１及び前記オルガノシロキサン樹脂膜１０を
選択的に除去してスルーホール１４を開孔し、下
層配線体３′表面を露出させる。
をマスクとして、四塩化炭素（CF4）を反応ガス
とするプラズマエツチング法を用い、前記PSG
層１１及び前記オルガノシロキサン樹脂膜１０を
選択的に除去してスルーホール１４を開孔し、下
層配線体３′表面を露出させる。
次いでマスクとして用いた前記ホトレジスト膜
１３を剥離液を用いて除去したあと、同図ｄに示
すように例えばアルミニウム（Al）を蒸着法等
により被着し、パターニングを行なつて上層配線
体１５を選択的に形成する。以上で二層配線構造
が完成する。
１３を剥離液を用いて除去したあと、同図ｄに示
すように例えばアルミニウム（Al）を蒸着法等
により被着し、パターニングを行なつて上層配線
体１５を選択的に形成する。以上で二層配線構造
が完成する。
上記一実施例は、リフトオフ法によつて形成し
た下層配線体と下層絶縁膜からなる下地層と、そ
の上に形成する層間絶縁膜との間にオルガノシロ
キサン樹脂膜を介挿するようにしたものであつ
て、リフトオフ法を用いたことによつて生じた楔
状〓間６は、オルガノシロキサン樹脂により充填
され、しかも該オルガノシロキサン樹脂膜１０は
表面がきわめて平坦に形成されるので、その上層
の層間絶縁膜であるPSG層１１の表面も平坦と
なる。従つてその上に形成された上層配線体１５
にはパターンの乱れや断線を生じることがなく、
精度のよいパターニングが可能となる。
た下層配線体と下層絶縁膜からなる下地層と、そ
の上に形成する層間絶縁膜との間にオルガノシロ
キサン樹脂膜を介挿するようにしたものであつ
て、リフトオフ法を用いたことによつて生じた楔
状〓間６は、オルガノシロキサン樹脂により充填
され、しかも該オルガノシロキサン樹脂膜１０は
表面がきわめて平坦に形成されるので、その上層
の層間絶縁膜であるPSG層１１の表面も平坦と
なる。従つてその上に形成された上層配線体１５
にはパターンの乱れや断線を生じることがなく、
精度のよいパターニングが可能となる。
更に前記オルガノシロキサン樹脂は酸素（O2）
と反応しやすいため、これのパターニングのマス
クとして用いたホトレジスト膜を除去する際に、
プラズマ・アツシヤ法を使うことができない等、
工程上種々の制約を受けるが、本実施例により得
られた上層配線体１５を被着後は、オルガノシロ
キサン樹脂膜１０は第３の絶縁膜等により完全に
周囲を被覆されるので、これ以後の工程に対して
は何の制約も及ぼさない。
と反応しやすいため、これのパターニングのマス
クとして用いたホトレジスト膜を除去する際に、
プラズマ・アツシヤ法を使うことができない等、
工程上種々の制約を受けるが、本実施例により得
られた上層配線体１５を被着後は、オルガノシロ
キサン樹脂膜１０は第３の絶縁膜等により完全に
周囲を被覆されるので、これ以後の工程に対して
は何の制約も及ぼさない。
本発明は上記一実施例に限定されることなく更
に種々変形して実施できる。
に種々変形して実施できる。
即ち、PSG層１１及びオルガノシロキサン樹
脂膜１０を開孔する方法は、CF4を反応ガスとす
るプラズマエツチング法に限定されるものではな
く、要はオルガノシロキサン樹脂がO2と反応し
やすいことを考慮し、O2プラズマを用いない方
法を選択すればよい。
脂膜１０を開孔する方法は、CF4を反応ガスとす
るプラズマエツチング法に限定されるものではな
く、要はオルガノシロキサン樹脂がO2と反応し
やすいことを考慮し、O2プラズマを用いない方
法を選択すればよい。
ホトレジスト膜１３の除去もO2プラズマを用
いるプラズマアツシヤ法を避けて他の方法を選択
する。
いるプラズマアツシヤ法を避けて他の方法を選択
する。
また下層および上層配線体、並びに第１、第
２、第３の絶縁膜を構成する材料は通常用いられ
るものの中から、好適なものを選択して用い得る
ことは説明するまでもない。
２、第３の絶縁膜を構成する材料は通常用いられ
るものの中から、好適なものを選択して用い得る
ことは説明するまでもない。
更に、本発明は、前記半導体層１が半導体基板
上に成長されたエピタキシヤル層であるバイポー
ラ半導体集積回路素子等であつても、適用するこ
とができる。
上に成長されたエピタキシヤル層であるバイポー
ラ半導体集積回路素子等であつても、適用するこ
とができる。
以上説明したごとく本発明を用いれば、リフト
オフ法を用いることにより生じた楔状〓間を埋め
て平坦な表面を有する層間絶縁膜を形成すること
ができるので、微細パターンの多層配線を精度良
く形成できる。
オフ法を用いることにより生じた楔状〓間を埋め
て平坦な表面を有する層間絶縁膜を形成すること
ができるので、微細パターンの多層配線を精度良
く形成できる。
第１図は従来の多層配線の製造方法を説明する
ための要部断面図、第２図は本発明の一実施例を
示す要部断面図である。 １……半導体基板又は層、２……第１の絶縁
膜、３′……下層の配線体、５……第２の絶縁膜、
６……楔状の〓間、７，１１……第３の絶縁膜、
８，１５……上層配線体、１０……オルガノシロ
キサン樹脂膜、４，１３……ホトレジスト膜、１
４……スルーホール。
ための要部断面図、第２図は本発明の一実施例を
示す要部断面図である。 １……半導体基板又は層、２……第１の絶縁
膜、３′……下層の配線体、５……第２の絶縁膜、
６……楔状の〓間、７，１１……第３の絶縁膜、
８，１５……上層配線体、１０……オルガノシロ
キサン樹脂膜、４，１３……ホトレジスト膜、１
４……スルーホール。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に、下層絶縁膜と該絶縁膜の開
口内に形成された下層配線体とを略等しい厚さ
に、リフトオフ法を用いて形成する工程と、 前記下層絶縁膜および下層配線体の上に液状の
オルガノシロキサン樹脂を塗布し、次いで加熱処
理を施して前記オルガノシロキサン樹脂を硬化さ
せ、前記下層配線体と前記下層絶縁膜との〓間を
充填し、且つ平坦な表面を有するオルガノシロキ
サン樹脂膜を形成する工程と、 前記オルガノシロキサン樹脂膜の上に所定の絶
縁膜を形成した後、該絶縁膜及び前記オルガノシ
ロキサン樹脂膜を選択的に除去して前記下層配線
体を選択的に表出し、しかる後該表出された下層
配線体に接続する上層配線体を形成する工程 とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126080A JPS56126943A (en) | 1980-03-12 | 1980-03-12 | Production of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126080A JPS56126943A (en) | 1980-03-12 | 1980-03-12 | Production of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56126943A JPS56126943A (en) | 1981-10-05 |
| JPS6326544B2 true JPS6326544B2 (ja) | 1988-05-30 |
Family
ID=12326371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3126080A Granted JPS56126943A (en) | 1980-03-12 | 1980-03-12 | Production of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56126943A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893261A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819129B2 (ja) * | 1975-12-10 | 1983-04-16 | 株式会社東芝 | ハンドウタイソウチノ セイゾウホウホウ |
-
1980
- 1980-03-12 JP JP3126080A patent/JPS56126943A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56126943A (en) | 1981-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0779106B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0548617B2 (ja) | ||
| JPH0613470A (ja) | 半導体装置およびその製造方法 | |
| JPS61251154A (ja) | 半導体基板に絶縁体充填分離溝を形成する方法 | |
| JPH0587146B2 (ja) | ||
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP4068190B2 (ja) | 半導体装置の多層配線形成方法 | |
| JPS6326544B2 (ja) | ||
| JPS6255703B2 (ja) | ||
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| JP3497725B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6322067B2 (ja) | ||
| JPH0119255B2 (ja) | ||
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| KR0135142B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| JPH05190509A (ja) | エッチング方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JP2002280451A (ja) | 多層配線形成方法 | |
| JPH05102149A (ja) | 半導体装置の製造方法 | |
| JPS60175439A (ja) | 多層配線形成方法 |