JPH0212872A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0212872A
JPH0212872A JP16287988A JP16287988A JPH0212872A JP H0212872 A JPH0212872 A JP H0212872A JP 16287988 A JP16287988 A JP 16287988A JP 16287988 A JP16287988 A JP 16287988A JP H0212872 A JPH0212872 A JP H0212872A
Authority
JP
Japan
Prior art keywords
contact hole
aluminum
oxide film
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16287988A
Other languages
Japanese (ja)
Inventor
Masahiro Takeuchi
正浩 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP16287988A priority Critical patent/JPH0212872A/en
Publication of JPH0212872A publication Critical patent/JPH0212872A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は半導体装置のコンタクトホール構造、に関する
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a contact hole structure for a semiconductor device.

[従来の技術] 近年、半導体装置はますます微細化、高集積化されてき
ている。コンタクトホールも同様で、その寸法はサブミ
クロン領域まで微細化されてきている。ここで第2図C
(L’)、(b)を用いて従来のコンタクトホールおよ
び配線層とシリコン基板の接触について述べる。第2図
(α>、<b>において201はP型シリコン基板、2
02&iNu不純物層、206は素子分離用シリ2ン酸
化膜、204はシリコン酸化膜、205はコンタクトホ
ール、206はアルミニウム配線である。シリコン基板
201に形成されたN型不純物層202とアルミニウム
配線206とはシリコン酸化膜2゜4に形成されたコン
タクトホール205を介してオーミックに接続されてい
る。コンタクトホール205は従来、正方形または円で
あり、第2図(α)、1.6)のようにコンタクトホー
ル径よりアルミニウム配線の幅が大きくなっていた。
[Background Art] In recent years, semiconductor devices have become increasingly finer and more highly integrated. The same is true for contact holes, whose dimensions are becoming finer down to the submicron region. Here, Figure 2C
A conventional contact hole and contact between a wiring layer and a silicon substrate will be described using (L') and (b). In Fig. 2 (α>, <b>, 201 is a P-type silicon substrate, 2
02&iNu impurity layer, 206 is a silicon oxide film for element isolation, 204 is a silicon oxide film, 205 is a contact hole, and 206 is an aluminum wiring. An N-type impurity layer 202 formed on a silicon substrate 201 and an aluminum wiring 206 are ohmically connected through a contact hole 205 formed in a silicon oxide film 2.4. Conventionally, the contact hole 205 is square or circular, and the width of the aluminum wiring is larger than the diameter of the contact hole, as shown in FIG. 2 (α), 1.6).

[発明が解決しようとする課題] しかし、前述の従来技術ではコンタクトホールなサブミ
クロン領域まで微細化すると、コンタクトホールを開孔
スる際のフォトリソグラフィー工程において、光が回折
して円形又は正方形のコンタクトホールのマスクを通り
ぬける際、光の強度が弱まるためレジストが完全に露光
されず、コンタクトホールが開孔できないという課題を
有していた。
[Problems to be Solved by the Invention] However, in the prior art described above, when contact holes are miniaturized to the submicron region, light is diffracted in the photolithography process when forming contact holes, resulting in circular or square shapes. When passing through the contact hole mask, the intensity of the light is weakened, so the resist is not completely exposed and the contact hole cannot be opened.

また、前述の従来技術ではコンタクトホールなサブミク
ロン領域まで微細化すると、コンタクトホール形成後の
アルミニウム電極を形成するためのアルミニウムスパッ
タ工程において、スパッタされたアルミニウムがコンタ
クトホール内に入りにくくなるためコンタクトホール内
のアルミニウム膜厚が薄くなる。その結果、アルミニウ
ム配線とシリコン基板が接続されなかったり、アルミニ
ウム配線とシリコン基板に電流を流し続けるとコンタク
トホール内のアルミニウム膜厚の薄い部分が断線すると
いう課題を有していた。
In addition, in the conventional technology described above, when the contact hole is miniaturized to a submicron region, it becomes difficult for sputtered aluminum to enter the contact hole in the aluminum sputtering process for forming an aluminum electrode after the contact hole is formed. The aluminum film inside becomes thinner. As a result, there have been problems in that the aluminum wiring and the silicon substrate are not connected, or that if current continues to flow between the aluminum wiring and the silicon substrate, the thin aluminum film in the contact hole is disconnected.

また、前述の従来技術ではコンタクトホール径よりアル
ミニウム配線幅を大きくしてあり、コンタクトホールの
マスクとアルミニウム電極のマスクの合わせ余裕分を見
込んでアルミニウム配線幅を大きくする必要があり、ア
ルミニウム配線間隔を微細化することがむずかしいとい
う課題も有していた。
In addition, in the conventional technology described above, the aluminum wiring width is made larger than the contact hole diameter, and it is necessary to increase the aluminum wiring width by taking into account the alignment margin between the contact hole mask and the aluminum electrode mask, and the aluminum wiring spacing must be increased. Another problem was that it was difficult to miniaturize.

そこで本発明は、このような課題を解決するもので、そ
の目的とするところはコンタクトホールを微細化しても
コンタクトホールを開孔でき、又コンタクトホール内の
アルミニウム膜厚を厚くでき、またアルミニウム配線間
隔をさらに微細化できる半導体装置を提供するところに
ある。
The present invention is intended to solve these problems.The purpose of the present invention is to make it possible to open a contact hole even if the contact hole is miniaturized, to increase the thickness of the aluminum film inside the contact hole, and to increase the thickness of the aluminum film in the contact hole. An object of the present invention is to provide a semiconductor device in which the spacing can be further miniaturized.

[課題を解決するための手段] 本発明の半導体装置は、半導体基板に設けられた能動領
域と、前記半導体基板上に設けられた酸化膜と、前記酸
化膜上に設けられた配線層と、前記半導体基板と前記配
線層とを接続する前記酸化膜に設けられたコンタクトホ
ールとを有する半導体装置において、前記コンタクトホ
ールが細長く前記細長いコンタクトホールの短辺方向に
前記配線層が横切っており、前記コンタクトホール内で
前記配線層が前記能動領域を覆っていることを特徴とす
る。
[Means for Solving the Problems] A semiconductor device of the present invention includes: an active region provided on a semiconductor substrate; an oxide film provided on the semiconductor substrate; a wiring layer provided on the oxide film; In a semiconductor device having a contact hole provided in the oxide film that connects the semiconductor substrate and the wiring layer, the contact hole is elongated and the wiring layer crosses in a short side direction of the elongated contact hole, and The wiring layer may cover the active region within the contact hole.

[実施例] 本発明の実施例を第1図を用いて詳しく説明する。第1
図(α)は本発明の一実施例を示す平面図、第1図Cb
)は本発明の一実施例を示す断面図である。第1図にお
いて101はP型シリコン基板、102はN型不純物層
、103は素子分離用シリコン酸化膜、104はシリコ
ン酸化膜、105はコンタクトホール、106はアルミ
ニウム配線である。
[Example] An example of the present invention will be described in detail with reference to FIG. 1st
Figure (α) is a plan view showing one embodiment of the present invention, Figure 1Cb
) is a sectional view showing one embodiment of the present invention. In FIG. 1, 101 is a P-type silicon substrate, 102 is an N-type impurity layer, 103 is a silicon oxide film for element isolation, 104 is a silicon oxide film, 105 is a contact hole, and 106 is an aluminum wiring.

次に第1図に示す本実施例の製造方法を示す。Next, a manufacturing method of this embodiment shown in FIG. 1 will be described.

まずP型シリコン基板101を酸化性雰囲気中で100
0℃の酸化を行ない前記シリコン基板表面に約1000
Xの酸化膜を形成し、続いてCIVD法によりシリコン
窒化膜を約5ooo′j−形成する。
First, a P-type silicon substrate 101 was heated to 100% in an oxidizing atmosphere.
Approximately 1,000
An oxide film of X is formed, and then a silicon nitride film of about 500' is formed by CIVD.

次に写真蝕刻法により前記シリコン窒化膜の不要部分を
除去した後、酸化性雰囲気中で1000℃の酸化を行な
い、前記シリコン窒化膜を除去した部分にシリコン酸化
膜を約1μm形成する。次に前記シリコン窒化膜を除去
して素子分離用酸化膜103を形成する。次にN型不純
物、ここではリンを注入エネルギー80Ke’V、ドー
ズ量4×10 ” cm−2でイオン注入した後、10
00’0(7)7二−ルを行ないN型不純物層102を
形成する。
Next, unnecessary portions of the silicon nitride film are removed by photolithography, followed by oxidation at 1000° C. in an oxidizing atmosphere to form a silicon oxide film with a thickness of approximately 1 μm on the portions where the silicon nitride film was removed. Next, the silicon nitride film is removed to form an oxide film 103 for element isolation. Next, an N-type impurity, here phosphorus, is ion-implanted at an implantation energy of 80 Ke'V and a dose of 4 x 10'' cm-2, and then
An N-type impurity layer 102 is formed by performing 00'0(7)7.

次にCVD法によりシリコン酸化膜を約7000人形成
し、写真蝕刻法により前記シリコン酸化膜の不要部分を
除去して細長いコンタクトホール105を形成する。次
にスパッタ法によりアルミニウムを約1μm形成し、写
真蝕刻法により前記アルミニウムの不要部分を除去して
アルミニウム配線106を細長いコンタクトホール10
5の短辺方向に横切るように形成する。
Next, approximately 7,000 silicon oxide films are formed by CVD, and unnecessary portions of the silicon oxide films are removed by photolithography to form elongated contact holes 105. Next, aluminum is formed to a thickness of approximately 1 μm by sputtering, and unnecessary portions of the aluminum are removed by photolithography to form aluminum wiring 106 into elongated contact holes 10.
It is formed so as to cross the short side direction of 5.

第2図のような従来のコンタクトホールでは、その大き
さを縦0.6μm、横0.6μ扉とするとレンズNA=
0.45の縮小投影露光装置を使用してもンジストを開
孔することは不可能であるが、第1図のような本実施例
でコンタクトホールの大きさを、縦0.6μm、横5.
0μmとするとレンズN A = 0.45の縮小投影
露光装置を使用すればレジストを開孔できる。
In a conventional contact hole as shown in Figure 2, if the size of the hole is 0.6 μm in length and 0.6 μm in width, lens NA =
Although it is impossible to form a contact hole even if a 0.45 reduction projection exposure apparatus is used, the size of the contact hole in this embodiment as shown in FIG. ..
If it is 0 μm, the resist can be opened by using a reduction projection exposure apparatus with a lens N A =0.45.

また、第2図のような従来のコンタクトホールでその大
きさを縦0.8μm、横(lL8μm、シリコン酸化膜
204の膜厚を7oooXとして、アルミニウムをスパ
ッタするとアルミニウム原子がコンタクトホール内に入
りにくいためコンタクトホール内のアルミニウムの膜厚
は平担部のアルミニウムの膜厚の10%以下となってし
まう。これに対し第1図の本実施例でコンタクトホール
の大き1. サラ縦o、 sμ扉、横5.0μm、シリ
コン酸化膜104の膜厚を7000にとしてアルミニウ
ムをスパッタするとコンタクトホールの長辺方向からの
アルミニウム原子はコンタクトホール内に入りやスくな
り、コンタクトホール中心部のアルミニウムの膜厚は平
担部のアルミニウムの膜厚の40〜50%となり、コン
タクトホールの中心部を通るようにアルミニウム配線を
通せば断線や接触不良がなくなる。
In addition, when using a conventional contact hole as shown in Fig. 2, whose size is 0.8 μm in length and 8 μm in width, and the thickness of the silicon oxide film 204 is 700X, it is difficult for aluminum atoms to enter the contact hole. Therefore, the thickness of the aluminum film inside the contact hole is less than 10% of the thickness of the aluminum film on the flat part.On the other hand, in this embodiment shown in Fig. 1, the size of the contact hole is 1. When aluminum is sputtered with a width of 5.0 μm and a silicon oxide film 104 thickness of 7000 μm, aluminum atoms from the long side of the contact hole easily enter the contact hole, and the aluminum film in the center of the contact hole is The thickness is 40 to 50% of the aluminum film thickness of the flat part, and if the aluminum wiring is passed through the center of the contact hole, there will be no disconnection or poor contact.

また、第2図のような従来のコンタクトホールでその底
部の大きさを縦o、 6μm、横0.8μ扉。
In addition, the size of the bottom of the conventional contact hole as shown in Figure 2 is 6μm in length and 0.8μ in width.

シリコン酸化膜204の膜厚を7oooXとしてコンタ
クトホールのテーパー角を70°とすると、コンタクト
ホールの上部の大きさは縦1.3μ” * 横1.3μ
mとなる。ここでコンタクトホール205とアルミニウ
ム配線206のマスクの重ね合わせ精度を0.3μmと
すると第2図のアルミニウム配線幅の最小寸法は1.9
μmとなる。これに対し第1図の本実施例ではコンタク
トホールの底部の大きさを縦0.8μm、横5.0μm
、シリコン酸化膜104の膜厚を7oooK、N型不純
物層102の幅を0.8/J77L、N型不純物層10
2とアルミニウム配線106のマスクの重ね合わせ精度
を0.3μmとすると第1図のアルミニウム配置ii!
1lliの最小寸法は1.4μmとなり、第2図の従来
例と比べるとアルミニウム配線幅を0.5μmi細化で
きる。
If the thickness of the silicon oxide film 204 is 700X and the taper angle of the contact hole is 70°, the size of the upper part of the contact hole is 1.3μ" vertically * 1.3μ horizontally.
m. Here, if the overlapping precision of the mask for the contact hole 205 and the aluminum wiring 206 is 0.3 μm, the minimum dimension of the aluminum wiring width in FIG. 2 is 1.9 μm.
It becomes μm. On the other hand, in this embodiment shown in FIG. 1, the size of the bottom of the contact hole is 0.8 μm in length and 5.0 μm in width.
, the thickness of the silicon oxide film 104 is 7oooK, the width of the N-type impurity layer 102 is 0.8/J77L, and the N-type impurity layer 10
Assuming that the overlay accuracy of the mask of 2 and the aluminum wiring 106 is 0.3 μm, the aluminum arrangement ii in FIG. 1!
The minimum dimension of 1lli is 1.4 μm, and the aluminum wiring width can be reduced by 0.5 μm compared to the conventional example shown in FIG.

本実施例では素子分離にLOOO3法を使用したが第3
図(4)、Cb”)のようにシリコン基板に溝を形成し
た後、絶縁物で埋めた場所を素子分離領域303とする
トレンチ分離法を用いてもよい。また本実施例では1つ
の細長いコンタクトホールにアルミニウム配線は2本し
か横切らなかったが、第4図のように6本以上のアルミ
ニウム配線が横切ってもよい。また、細長いコンタクト
ホールは第5図のように途中で折れ曲がっていてもよい
。さらに、本実施例では配線層にアルミニウムを使用し
たが他に多結晶シリコンや、モリブデン、チタン、タン
グステンなどの高融点金属、銅、鉄、銀、白金などの金
属を使用してもよいし、これらの物質を重ね合わせた積
層構造の配線層を使用してもよい。
In this example, the LOOO3 method was used for element isolation.
As shown in FIG. Although only two aluminum wires crossed the contact hole, six or more aluminum wires may cross the contact hole as shown in Figure 4.Also, a long and narrow contact hole may be bent in the middle as shown in Figure 5. Furthermore, although aluminum is used for the wiring layer in this embodiment, other materials such as polycrystalline silicon, high melting point metals such as molybdenum, titanium, and tungsten, and metals such as copper, iron, silver, and platinum may also be used. However, a wiring layer having a laminated structure in which these materials are stacked may also be used.

[発明の効果] 以上述べたように本発明によれば、コンタクトホールを
細長くシ、細長いコンタクトホールの短辺方向に配線層
が2本以上横切るようにすれば、コンタクトホールなら
びに配線層の微細化が可能になり半導体装置の微細化、
高集積化に大きな役割を果たす。また、コンタクトホー
ル内のアルミニウム配線のつきまわりがよくなるため、
シリコン基板とアルミニウム配線の接続の抵抗が低減で
き、半導体装置の動作が速くなり、エレクトロマイグレ
ーションにも強くなることから半導体装置の信頼性が高
くなる。これらのことから高速、高品質な半導体装置を
提供できる効果がある。
[Effects of the Invention] As described above, according to the present invention, if the contact hole is elongated and two or more wiring layers cross in the short side direction of the elongated contact hole, the contact hole and the wiring layer can be miniaturized. It becomes possible to miniaturize semiconductor devices,
It plays a major role in achieving high integration. Also, since the aluminum wiring inside the contact hole has better coverage,
The resistance of the connection between the silicon substrate and the aluminum wiring can be reduced, the operation of the semiconductor device can be made faster, and the reliability of the semiconductor device can be increased because it is resistant to electromigration. These advantages have the effect of providing high-speed, high-quality semiconductor devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(α)、(b)は本発明の半導体装置の一実施例
を示す主要平面図および主要断面図。 第2図(α)、Cb)は従来例による半導体装置の主要
平面図および主要断面図。 第3図(α)t(b)を第4図、第5図は本発明の他の
実施例を示す平面図および断面図である101.201
,301,401,501  ・・・・・・・・・・・
・P型シリコン基板 102.202,302,402,502 ・・・・・
・・・・・・・N型不純物層 103.203,303・・・・・・素子分離用酸化膜
104.204,304・・・・・・シリコン酸化膜1
05.205,305,405,505・・・・・・・
・・・・・コンタクトホール 106.206,306,406,506・・・・・・
・・・・・・アルミニウム配線 以上
FIGS. 1(α) and 1(b) are a main plan view and a main sectional view showing an embodiment of the semiconductor device of the present invention. FIG. 2(α), Cb) is a main plan view and main sectional view of a semiconductor device according to a conventional example. 3(α), t(b), FIG. 4, and FIG. 5 are plan views and cross-sectional views showing other embodiments of the present invention.
,301,401,501 ・・・・・・・・・・・・
・P-type silicon substrate 102.202, 302, 402, 502...
...... N-type impurity layer 103, 203, 303... Element isolation oxide film 104, 204, 304... Silicon oxide film 1
05.205,305,405,505...
...Contact hole 106, 206, 306, 406, 506...
・・・・・・More than aluminum wiring

Claims (1)

【特許請求の範囲】[Claims] 半導体基板に設けられた能動領域と、前記半導体基板上
に設けられた酸化膜と、前記酸化膜上に設けられた配線
層と、前記半導体基板と前記配線層とを接続する前記酸
化膜に設けられたコンタクトホールとを有する半導体装
置において、前記コンタクトホールが細長く、前記細長
いコンタクトホールの短辺方向に前記配線層が横切って
おり、前記コンタクトホール内で前記配線層が前記能動
領域を覆っていることを特徴とする半導体装置。
an active region provided on a semiconductor substrate, an oxide film provided on the semiconductor substrate, a wiring layer provided on the oxide film, and a layer provided on the oxide film connecting the semiconductor substrate and the wiring layer. In the semiconductor device, the contact hole is elongated, the wiring layer traverses the short side direction of the elongated contact hole, and the wiring layer covers the active region within the contact hole. A semiconductor device characterized by:
JP16287988A 1988-06-30 1988-06-30 Semiconductor device Pending JPH0212872A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16287988A JPH0212872A (en) 1988-06-30 1988-06-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16287988A JPH0212872A (en) 1988-06-30 1988-06-30 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0212872A true JPH0212872A (en) 1990-01-17

Family

ID=15763000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16287988A Pending JPH0212872A (en) 1988-06-30 1988-06-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0212872A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0538484A (en) * 1991-08-05 1993-02-19 Nittetsu Mining Co Ltd Powder raw material dispersion feeding device and air flow classifier
US5291253A (en) * 1989-12-20 1994-03-01 Hitachi, Ltd. Corona deterioration and moisture compensation for transfer unit in an electrophotographic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291253A (en) * 1989-12-20 1994-03-01 Hitachi, Ltd. Corona deterioration and moisture compensation for transfer unit in an electrophotographic apparatus
JPH0538484A (en) * 1991-08-05 1993-02-19 Nittetsu Mining Co Ltd Powder raw material dispersion feeding device and air flow classifier

Similar Documents

Publication Publication Date Title
US7301216B2 (en) Fuse structure
JPS61114585A (en) Electric connection structure and formation thereof
US5554888A (en) Semiconductor device wiring structure
JPH03180041A (en) Semiconductor device
JPS58215055A (en) Semiconductor integrated circuit device
JPS61174767A (en) semiconductor device electrode
JPS6039848A (en) Manufacture of semiconductor device
JPH02155264A (en) semiconductor storage device
JPH01175245A (en) Semiconductor device and its manufacture
JPH08330249A (en) Method for manufacturing semiconductor device
JP2985183B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPS61283145A (en) Semiconductor device and manufacture thereof
JPH0242748A (en) Semiconductor device
JPS59112641A (en) Semiconductor device and its manufacturing method
JP3114196B2 (en) Semiconductor device
JPS6235538A (en) Semiconductor device
JPS62291956A (en) Semiconductor device
JPH0482220A (en) Manufacture of semiconductor device
JPH0441510B2 (en)
JPS6320826A (en) Manufacture of semiconductor device
JPS62118569A (en) Manufacture of semiconductor device
JPS6143855B2 (en)
JPS60124969A (en) Control electrode of semiconductor device and manufacture thereof
JPH0235719A (en) Manufacture of semiconductor device
JPH0453136A (en) Semiconductor device