JPH0212908A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0212908A JPH0212908A JP16431788A JP16431788A JPH0212908A JP H0212908 A JPH0212908 A JP H0212908A JP 16431788 A JP16431788 A JP 16431788A JP 16431788 A JP16431788 A JP 16431788A JP H0212908 A JPH0212908 A JP H0212908A
- Authority
- JP
- Japan
- Prior art keywords
- area
- product
- elements
- circuit
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 230000002950 deficient Effects 0.000 claims abstract description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000012360 testing method Methods 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 239000003550 marker Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 13
- 238000004049 embossing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体チップのＶ＃造
に関する。
に関する。
従来、半導体装置を製造するには、ウェハー上にチップ
が配列している状態で探針試験による良品・不良品の判
定を行い、その結果、不良品にはチップの中央部に打点
を刻み、次工程で良品と区分けをしている。打点を刻む
方法には、機械的に針状なものでキズをつける方法と、
レーザー・マーカーを用いレーザー光線を照射し焼き跡
をつける方法がある。
が配列している状態で探針試験による良品・不良品の判
定を行い、その結果、不良品にはチップの中央部に打点
を刻み、次工程で良品と区分けをしている。打点を刻む
方法には、機械的に針状なものでキズをつける方法と、
レーザー・マーカーを用いレーザー光線を照射し焼き跡
をつける方法がある。
通常、この打点は半導体チップの中央部に回路形成領域
を無防備の状態においたまま行うので、ウェハー状態に
おける製品試験の結果、不良品はこの打点を刻まれるこ
とにより回路を構成する配線、素子までが破壊される。
を無防備の状態においたまま行うので、ウェハー状態に
おける製品試験の結果、不良品はこの打点を刻まれるこ
とにより回路を構成する配線、素子までが破壊される。
この為、製品の歩留り向上には欠くことのできない不良
品の原因解析を行う際に、本当の不良原因が探究できな
いという欠点がある。
品の原因解析を行う際に、本当の不良原因が探究できな
いという欠点がある。
本発明の目的は、上記の情況に鑑み、チップ上に回路を
構成する配線、素子を破壊することなき不良品識別記号
打刻領域を備えた半導体装置を提供することである。
構成する配線、素子を破壊することなき不良品識別記号
打刻領域を備えた半導体装置を提供することである。
本発明によれば、半導体装置は、不良品識別記号打刻領
域を半導体チップ上の回路形成領域に隣接する領域また
は最上部のカバー層上に設けることを含んで構成される
。
域を半導体チップ上の回路形成領域に隣接する領域また
は最上部のカバー層上に設けることを含んで構成される
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す半導体チップの平面図
である。ここで、１は一つの半導体チップ、２は半導体
チップ上の回路形成領域、３はボンディング・パッド、
４は回路形成領域２に隣接配置された本発明にかかる不
良品識別記号打刻領域で、ボンディング・パッド３と同
じプロセスで作られたものである。ウェハー上に半導体
素子が配列されている状態で行われる製品試験の結果、
若し不良であれば、不良品を示す打点を、例えば、レー
ザー・マーカーを用いてこの不良品識別記号打刻領域４
上に刻む。従って、この刻み作業によっては回路を構成
する配線・素子は破壊されない。良品か不良品かは、こ
の領域４上に打点が刻まれているか否かで識別がつき、
次工程で区分けされる。この不良品の不良原因を調査す
る際は、回路を構成する配線、素子が破壊されておらす
不良特性は保たれているので、本当の不良原因を後日調
査することができる６ 第２図および第３図は本発明の他の実施例を示す半導体
チップの平面図およびそのＡ−Ａ’断面図である。本実
施例によれば多層配線半導体装置の場合が示され、不良
品識別記号打刻領域４は新たに形成された最上層のカバ
ー層１１上に設けられる。すなわち、回路形成領域２の
配線が２層構造ならば、第２層配線９を保護するカバー
層１０の上層にカバー層１１を新たに形成し、ウェハー
状態における製品試験の結果をこのカバー層１．１上の
打刻領域４上に、例えばレーザー・マーカーを用いて刻
まれる。良品と不良品は、この打点の刻みの有無で識別
され、次工程で区分けされる。
である。ここで、１は一つの半導体チップ、２は半導体
チップ上の回路形成領域、３はボンディング・パッド、
４は回路形成領域２に隣接配置された本発明にかかる不
良品識別記号打刻領域で、ボンディング・パッド３と同
じプロセスで作られたものである。ウェハー上に半導体
素子が配列されている状態で行われる製品試験の結果、
若し不良であれば、不良品を示す打点を、例えば、レー
ザー・マーカーを用いてこの不良品識別記号打刻領域４
上に刻む。従って、この刻み作業によっては回路を構成
する配線・素子は破壊されない。良品か不良品かは、こ
の領域４上に打点が刻まれているか否かで識別がつき、
次工程で区分けされる。この不良品の不良原因を調査す
る際は、回路を構成する配線、素子が破壊されておらす
不良特性は保たれているので、本当の不良原因を後日調
査することができる６ 第２図および第３図は本発明の他の実施例を示す半導体
チップの平面図およびそのＡ−Ａ’断面図である。本実
施例によれば多層配線半導体装置の場合が示され、不良
品識別記号打刻領域４は新たに形成された最上層のカバ
ー層１１上に設けられる。すなわち、回路形成領域２の
配線が２層構造ならば、第２層配線９を保護するカバー
層１０の上層にカバー層１１を新たに形成し、ウェハー
状態における製品試験の結果をこのカバー層１．１上の
打刻領域４上に、例えばレーザー・マーカーを用いて刻
まれる。良品と不良品は、この打点の刻みの有無で識別
され、次工程で区分けされる。
この場合、新たに設けたカバー層１１と第２層配線９上
のカバー層１０とが障壁となるため、回路形成領域２は
破壊されない。
のカバー層１０とが障壁となるため、回路形成領域２は
破壊されない。
以上説明したように、本発明によれば、半導体チップ上
に回路形成領域とは接続されない領域を用意し、この領
域上にウェハー状態における製品試験の結果を、例えば
、レーザー・マーカーで刻むことにより半導体素子の素
子、配線を破壊することなく、試験結果を標示すること
ができる。従って不良品は不良特性を残したまま不良品
の標示で区分けされるので本当の不良原因調査を行い得
る効果がある。また、試験結果を刻む位置を数ケ所にし
、それぞれに位置の打点に度数を割り合でる手法を用い
れば、打点に階級を持たせることができ、各階級と不良
試験項目とを対応させることにより、打点からそのチッ
プの不良内容がわかることになり、不良調査がより一層
円滑となる。
に回路形成領域とは接続されない領域を用意し、この領
域上にウェハー状態における製品試験の結果を、例えば
、レーザー・マーカーで刻むことにより半導体素子の素
子、配線を破壊することなく、試験結果を標示すること
ができる。従って不良品は不良特性を残したまま不良品
の標示で区分けされるので本当の不良原因調査を行い得
る効果がある。また、試験結果を刻む位置を数ケ所にし
、それぞれに位置の打点に度数を割り合でる手法を用い
れば、打点に階級を持たせることができ、各階級と不良
試験項目とを対応させることにより、打点からそのチッ
プの不良内容がわかることになり、不良調査がより一層
円滑となる。
第１図は本発明の一実施例を示す半導体チップの平面図
、第２図および第３図はそれぞれ本発明の他の実施例を
示す半導体チップの平面図およびそのＡ−Ａ’断面図で
ある。 １・・・半導体チップ、２・・・回路形成領域、３・・
・ポンデイグ・パッド、４・・・不良品識別打刻領域、
５・・・シリコン基板、 ６・・・シリコン酸化膜、 ７・・・第 １層配線、 ８・・・層間膜、 ９・・・第２層配線、 ０゜ １・・・カバー層。
、第２図および第３図はそれぞれ本発明の他の実施例を
示す半導体チップの平面図およびそのＡ−Ａ’断面図で
ある。 １・・・半導体チップ、２・・・回路形成領域、３・・
・ポンデイグ・パッド、４・・・不良品識別打刻領域、
５・・・シリコン基板、 ６・・・シリコン酸化膜、 ７・・・第 １層配線、 ８・・・層間膜、 ９・・・第２層配線、 ０゜ １・・・カバー層。
Claims (1)
- 不良品識別記号打刻領域を半導体チップ上の回路形成領
域に隣接する領域または最上部のカバー層上に設けるこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16431788A JPH0212908A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16431788A JPH0212908A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0212908A true JPH0212908A (ja) | 1990-01-17 |
Family
ID=15790853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16431788A Pending JPH0212908A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0212908A (ja) |
-
1988
- 1988-06-30 JP JP16431788A patent/JPH0212908A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4721995A (en) | Integrated circuit semiconductor device formed on a wafer | |
| CN101488492B (zh) | 具有基板辨识码的半导体封装构造及其制造方法 | |
| JP2005347760A (ja) | 第２の基板上に第１の基板のチップを配置する方法 | |
| US5958628A (en) | Formation of punch inspection masks and other devices using a laser | |
| JPH07335510A (ja) | 半導体装置およびその識別子付与方法およびその不良解析方法 | |
| JPS5879725A (ja) | 半導体パツケ−ジ | |
| JPH0212908A (ja) | 半導体装置 | |
| JPH07221414A (ja) | 半導体回路基板 | |
| US6207330B1 (en) | Formation of punch inspection masks and other devices using a laser | |
| JP3354949B2 (ja) | 半導体装置及びその製造方法 | |
| JP3333603B2 (ja) | ウエハ内位置表示を付したチップ及びその製造方法 | |
| JP2964522B2 (ja) | 半導体ウェハーおよびその製造方法と半導体チップの選別方法 | |
| KR910002829B1 (ko) | 반도체장치 | |
| JPH0439947A (ja) | 半導体チップのマーキング方法 | |
| JP4014813B2 (ja) | 半導体ウェハ及びその検査方法 | |
| JPS63306635A (ja) | 半導体チップのマ−キング法 | |
| JP3466289B2 (ja) | 半導体装置 | |
| JPH01304744A (ja) | 半導体装置 | |
| JPS6254909A (ja) | 半導体装置 | |
| KR100224708B1 (ko) | 조립된 칩의 웨이퍼 상의 위치 확인방법 | |
| KR20070051038A (ko) | 식별 마크를 갖는 반도체 소자 | |
| JPS6373535A (ja) | 半導体装置の製造方法 | |
| JPS6238849B2 (ja) | ||
| JP2009272474A (ja) | 半導体装置の製造方法 | |
| JPH0287540A (ja) | 半導体ウェハーの検査方法 |