JPH02129943A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02129943A JPH02129943A JP28414688A JP28414688A JPH02129943A JP H02129943 A JPH02129943 A JP H02129943A JP 28414688 A JP28414688 A JP 28414688A JP 28414688 A JP28414688 A JP 28414688A JP H02129943 A JPH02129943 A JP H02129943A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- monitor
- pattern
- semiconductor device
- gate length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ウェーハプロセスの工程管理及びトランジスタ特性の管
理に用いるモニタパターンの改良に関し、トランジスタ
の特性と、この特性を有するトランジスタのゲート長と
を対応して求めることが可能な半導体装１の製造方法の
提供を目的とし、半導体装置の製造工程のウェーハプロ
セスにおいて、トランジスタの特性を求めるのに用いる
モニタトランジスタパターンと、トランジスタのゲート
長を電気的に求めるのに用いるモニタ抵抗パターンとを
一体化したモニタ複合パターンを、ウェーハ面上に形成
するよう構成する。
理に用いるモニタパターンの改良に関し、トランジスタ
の特性と、この特性を有するトランジスタのゲート長と
を対応して求めることが可能な半導体装１の製造方法の
提供を目的とし、半導体装置の製造工程のウェーハプロ
セスにおいて、トランジスタの特性を求めるのに用いる
モニタトランジスタパターンと、トランジスタのゲート
長を電気的に求めるのに用いるモニタ抵抗パターンとを
一体化したモニタ複合パターンを、ウェーハ面上に形成
するよう構成する。
本発明は、半導体装置の製造方法に係り、特にウェーハ
プロセスの工程管理及びトランジスタ特性の管理に用い
るモニタパターンの改良に関するものである。
プロセスの工程管理及びトランジスタ特性の管理に用い
るモニタパターンの改良に関するものである。
半導体装置の高集積化に伴い、半導体装置の製造工程の
ウェーハプロセスにおいては、パターンサイズが微小化
し、パターンのより高い信頗性が要求されるようになっ
ている。
ウェーハプロセスにおいては、パターンサイズが微小化
し、パターンのより高い信頗性が要求されるようになっ
ている。
この要求に応え、製造プロセス及びトランジスタ特性の
管理を行うために、ウェーハ面上の素子形成部或いはス
クライプラインにモニタパターンを設け、このパターン
を自動測定器により電気的に測定することにより、短時
間に多量の正確な情報を得ている。
管理を行うために、ウェーハ面上の素子形成部或いはス
クライプラインにモニタパターンを設け、このパターン
を自動測定器により電気的に測定することにより、短時
間に多量の正確な情報を得ている。
しかし、従来のモニタパターンでは、トランジスタ特性
と、このトランジスタのゲート長とを同一位置において
求めることが不可能である。
と、このトランジスタのゲート長とを同一位置において
求めることが不可能である。
以上のような状況から、トランジスタ特性とこのトラン
ジスタのゲート長とを、同一位置において求めることが
可能な半導体装置の製造方法が要望されている。
ジスタのゲート長とを、同一位置において求めることが
可能な半導体装置の製造方法が要望されている。
従来の半導体装置の製造方法を第２図〜第３図により説
明する。
明する。
従来の半導体装置の製造工程において用いているモニタ
パターンは二種類あり、その一つが第２図に示すモニタ
トランジスタパターンであり、他の一つが第３図に示す
モニタ抵抗パターンである。
パターンは二種類あり、その一つが第２図に示すモニタ
トランジスタパターンであり、他の一つが第３図に示す
モニタ抵抗パターンである。
第２図はＭＯＳトランジスタのモニタトランジスタパタ
ーン２で、２ａがゲート２ｂがソース、２ｃがドレイン
であり、それぞれの領域から引き出したゲート電極１２
ａ、ソース電極１２ｂ、ドレイン電極１２ｃを用いてト
ランジスタ特性の測定を行っている。
ーン２で、２ａがゲート２ｂがソース、２ｃがドレイン
であり、それぞれの領域から引き出したゲート電極１２
ａ、ソース電極１２ｂ、ドレイン電極１２ｃを用いてト
ランジスタ特性の測定を行っている。
第３図（ａ）は、四端子法によりシート抵抗を求める方
法を説明する図であり、このシート抵抗パターン３の各
パッド番号を図示の通りとし、パッドｍとパッドｎとの
間の電圧を■１．いと表し、パッドｍとパッドｎとの間
の電流を夏０．７と表し、Ｒ＋＝Ｖｇ、＋ ／ １１．
４ Ｒ，＝Ｖ 鳳・ ｚ／Ｉ＋・ ４ とすると、このシート抵抗パターンの面抵抗Ｒｓは、次
式から求めることができる。
法を説明する図であり、このシート抵抗パターン３の各
パッド番号を図示の通りとし、パッドｍとパッドｎとの
間の電圧を■１．いと表し、パッドｍとパッドｎとの間
の電流を夏０．７と表し、Ｒ＋＝Ｖｇ、＋ ／ １１．
４ Ｒ，＝Ｖ 鳳・ ｚ／Ｉ＋・ ４ とすると、このシート抵抗パターンの面抵抗Ｒｓは、次
式から求めることができる。
Ｒｓ ”
（７Ｃ／ １ｎ２） ・（（Ｒ＋ ＋ Ｒｉ）／２）
・ｆ（Ｒ＋／ Ｒｚ）従って、第３図中）に示すよう
なモニタ抵抗パターン４において、このパターンの面抵
抗Ｒ３と、パッドＧとパッドＪとの間に流す一定の電流
の電流値■と、モニタ抵抗パターン４のパッドＨとパッ
ド！との間の長さｌとは既知であるから、パッドＨとバ
ンドＩの間の電圧■を測定すると、モニタ抵抗パターン
４の幅Ｗは、 Ｗ＝ （Ｒ３ｘＪ）／ （Ｖ／Ｔ）から求めること
が可能となる。
・ｆ（Ｒ＋／ Ｒｚ）従って、第３図中）に示すよう
なモニタ抵抗パターン４において、このパターンの面抵
抗Ｒ３と、パッドＧとパッドＪとの間に流す一定の電流
の電流値■と、モニタ抵抗パターン４のパッドＨとパッ
ド！との間の長さｌとは既知であるから、パッドＨとバ
ンドＩの間の電圧■を測定すると、モニタ抵抗パターン
４の幅Ｗは、 Ｗ＝ （Ｒ３ｘＪ）／ （Ｖ／Ｔ）から求めること
が可能となる。
以上説明した従来の半導体装置の製造方法においては、
ウェーハ内にモニタトランジスタパターンを設けた場合
には、トランジスタ特性を求めることはできるが、ｌ・
ランジスタ特性と密接な関係があるゲート長の絶対値を
得ることができず、ＳＥＭ等で測定しなければならない
。
ウェーハ内にモニタトランジスタパターンを設けた場合
には、トランジスタ特性を求めることはできるが、ｌ・
ランジスタ特性と密接な関係があるゲート長の絶対値を
得ることができず、ＳＥＭ等で測定しなければならない
。
また、この逆にウェーハ内にモニタ抵抗パターンを設け
た場合には、トランジスタのゲート長の絶対値を得るこ
とはできるが、このゲート長を有するトランジスタの特
性をを求めること・ができないという問題点があった。
た場合には、トランジスタのゲート長の絶対値を得るこ
とはできるが、このゲート長を有するトランジスタの特
性をを求めること・ができないという問題点があった。
本発明は以上のような状況から、トランジスタの特性と
、この特性を有するトランジスタのゲート長どを対応し
て求めることが可能な半導体装置の製造方法の提供を目
的としたものである。
、この特性を有するトランジスタのゲート長どを対応し
て求めることが可能な半導体装置の製造方法の提供を目
的としたものである。
本発明の半導体装置の製造方法は、半導体装置の製造工
程のウェーハプロセスにおいて、トランジスタの特性を
求めるのに用いるモニタトランジスタパターンと、トラ
ンジスタのゲート長を電気的に求めるのに用いるモニタ
抵抗パターンとを一体化したモニタ複合パターンを、ウ
ェーハ面上に形成するよう構成する。
程のウェーハプロセスにおいて、トランジスタの特性を
求めるのに用いるモニタトランジスタパターンと、トラ
ンジスタのゲート長を電気的に求めるのに用いるモニタ
抵抗パターンとを一体化したモニタ複合パターンを、ウ
ェーハ面上に形成するよう構成する。
即ち本発明においては、トランジスタの特性を求めるの
に用いるモニタトランジスタパターンと、トランジスタ
のゲート長を電気的に求めるのに用いるモニタ抵抗パタ
ーンとを一体化したモニタ複合パターンをウェーハ面上
に設けるので、モニタ複合パターンのトランジスタパタ
ーンのソース。
に用いるモニタトランジスタパターンと、トランジスタ
のゲート長を電気的に求めるのに用いるモニタ抵抗パタ
ーンとを一体化したモニタ複合パターンをウェーハ面上
に設けるので、モニタ複合パターンのトランジスタパタ
ーンのソース。
ドレイン、ゲートの各電極を用いてトランジスタの特性
を求め、モニタ抵抗パターンによりこの特性を有するト
ランジスタのゲート長を対応して求めることが可能とな
る。
を求め、モニタ抵抗パターンによりこの特性を有するト
ランジスタのゲート長を対応して求めることが可能とな
る。
以下第１図、第３図により本発明による一実施例を説明
する。
する。
第１図はモニタトランジスタパターンとモニタ抵抗パタ
ーンとを一体化したモニタ複合パターン１であり、この
モニタ複合パターン１においては図示のように、モニタ
トランジスタパターンのゲート１ａを、モニタ抵抗パタ
ーンのゲート長を求めようとする部分と一致させている
。
ーンとを一体化したモニタ複合パターン１であり、この
モニタ複合パターン１においては図示のように、モニタ
トランジスタパターンのゲート１ａを、モニタ抵抗パタ
ーンのゲート長を求めようとする部分と一致させている
。
このモニタ複合パターン１には、ソース１ｂ及びドレイ
ンＩＣが設けられているので、上記のゲート１ａとこの
ソース１ｂ及びドレインＩＣによりトランジスタの特性
を測定することができる。
ンＩＣが設けられているので、上記のゲート１ａとこの
ソース１ｂ及びドレインＩＣによりトランジスタの特性
を測定することができる。
一方、第３図（ａ）で説明した方法で求めたこのモニタ
複合パターン１の面抵抗Ｒ８と、パッドＡとバ・７ドＤ
との間に流す一定の電流の電流値Ｉと、モニタ複合パタ
ーン１の図示のバンドＢとパ・ノドＣとの間の長さしと
は既知であるから、パッドＢとパッドＣの間の電圧Ｖを
測定すると、モニタ複合パターン１の幅Ｗは、 Ｗ＝ （ＲｓＸ Ｌ）／ （Ｖ／ Ｉ ）から求め
ることが可能となる。
複合パターン１の面抵抗Ｒ８と、パッドＡとバ・７ドＤ
との間に流す一定の電流の電流値Ｉと、モニタ複合パタ
ーン１の図示のバンドＢとパ・ノドＣとの間の長さしと
は既知であるから、パッドＢとパッドＣの間の電圧Ｖを
測定すると、モニタ複合パターン１の幅Ｗは、 Ｗ＝ （ＲｓＸ Ｌ）／ （Ｖ／ Ｉ ）から求め
ることが可能となる。
このようなモニタ複合パターン１を設け、このモニタ複
合パターン１を用いた測定を行うことにより、トランジ
スタ特性と、このトランジスタのゲート長とを同一位置
において対応して求めることが可能となる。
合パターン１を用いた測定を行うことにより、トランジ
スタ特性と、このトランジスタのゲート長とを同一位置
において対応して求めることが可能となる。
以上の説明から明らかなように本発明によれば、モニタ
トランジスタパターンと、トランジスタのゲート長を電
気的に求めるのに用いるモニタ抵抗パターンとを一体化
したモニタ複合パターンをウェーハ面上に形成すること
により、トランジスタの特性と、この特性を有するトラ
ンジスタのゲート長とを対応して求めることが可能とな
る利点があり、著しい信頼性向上の効果が期待できる半
導体装置の製造方法の提供が可能となる。
トランジスタパターンと、トランジスタのゲート長を電
気的に求めるのに用いるモニタ抵抗パターンとを一体化
したモニタ複合パターンをウェーハ面上に形成すること
により、トランジスタの特性と、この特性を有するトラ
ンジスタのゲート長とを対応して求めることが可能とな
る利点があり、著しい信頼性向上の効果が期待できる半
導体装置の製造方法の提供が可能となる。
第１図は本発明による一実施例のモニタトランジスタパ
ターンとモニタ抵抗パターンとを一体化したモニタ複合
パターンを示す図、 第２図は従来のモニタトランジスタパターンを示す図、 第３図は従来のモニタ抵抗パターンを示す図、である。 図において、 １はモニタ複合パターン、 １ａはゲート、 １ｂはソース、 ｌｃはドレイン、 を示す。 ｆａｌ平面図 ＋’ｂｌＥ−Ｅ断面図 第１図 （ａｌ平面図 ｆｂｌ Ｆ断面図 従来のモニタトランジスタ・ぐターンを示す図書 図 （ａｌ 四端子法により一ト抵抗を求める方法を説明する図ｔｂ
＋ モニタ抵抗パターン 従来のモニタ抵抗パターンを示す図
ターンとモニタ抵抗パターンとを一体化したモニタ複合
パターンを示す図、 第２図は従来のモニタトランジスタパターンを示す図、 第３図は従来のモニタ抵抗パターンを示す図、である。 図において、 １はモニタ複合パターン、 １ａはゲート、 １ｂはソース、 ｌｃはドレイン、 を示す。 ｆａｌ平面図 ＋’ｂｌＥ−Ｅ断面図 第１図 （ａｌ平面図 ｆｂｌ Ｆ断面図 従来のモニタトランジスタ・ぐターンを示す図書 図 （ａｌ 四端子法により一ト抵抗を求める方法を説明する図ｔｂ
＋ モニタ抵抗パターン 従来のモニタ抵抗パターンを示す図
Claims (1)
- 半導体装置の製造工程のウェーハプロセスにおいて、ト
ランジスタの特性を求めるのに用いるモニタトランジス
タパターンと、トランジスタのゲート長を電気的に求め
るのに用いるモニタ抵抗パターンとを一体化したモニタ
複合パターンを、ウェーハ面上に形成することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28414688A JPH02129943A (ja) | 1988-11-09 | 1988-11-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28414688A JPH02129943A (ja) | 1988-11-09 | 1988-11-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02129943A true JPH02129943A (ja) | 1990-05-18 |
Family
ID=17674764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28414688A Pending JPH02129943A (ja) | 1988-11-09 | 1988-11-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02129943A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0992700A (ja) * | 1995-09-25 | 1997-04-04 | Nec Corp | 半導体評価素子及びその評価方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148927A (ja) * | 1984-08-16 | 1986-03-10 | Matsushita Electronics Corp | 半導体装置 |
| JPS61139701A (ja) * | 1984-12-12 | 1986-06-27 | Hitachi Ltd | パタ−ン寸法測定回路 |
-
1988
- 1988-11-09 JP JP28414688A patent/JPH02129943A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148927A (ja) * | 1984-08-16 | 1986-03-10 | Matsushita Electronics Corp | 半導体装置 |
| JPS61139701A (ja) * | 1984-12-12 | 1986-06-27 | Hitachi Ltd | パタ−ン寸法測定回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0992700A (ja) * | 1995-09-25 | 1997-04-04 | Nec Corp | 半導体評価素子及びその評価方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02129943A (ja) | 半導体装置の製造方法 | |
| WO1998038499A1 (de) | Verfahren und sensoranordnung zur detektion von kondensationen an oberflächen | |
| US6876036B2 (en) | Device for measuring parameters of an electronic device | |
| JPH04188643A (ja) | 半導体集積回路 | |
| JP3712496B2 (ja) | 半導体装置の接続孔の抵抗値モニタパターン | |
| JPH11297782A (ja) | テスト回路 | |
| JPH0586858B2 (ja) | ||
| JP4023021B2 (ja) | 層間絶縁膜の段差測定装置 | |
| JP2665075B2 (ja) | 集積回路チェックパターンおよびそのチェック方法 | |
| JPS60136326A (ja) | 半導体装置 | |
| JPS6010740A (ja) | 半導体装置 | |
| JP2007134499A (ja) | Ｍｏｓ形半導体素子の短絡ゲート位置の検知方法 | |
| JPH07302824A (ja) | パターン層の位置測定方法並びにテストパターン層及びその形成方法 | |
| JPH05157780A (ja) | 抵抗素子プロセスモニター装置 | |
| JPS62126648A (ja) | 半導体装置及びその評価方法 | |
| JPH03118461A (ja) | 感応素子 | |
| JP2002319608A (ja) | 素子特性チェックパターン | |
| JPS60217642A (ja) | 微細パタ−ンの検出方法 | |
| JPS63122233A (ja) | 半導体集積回路の測定装置 | |
| JPH0250450A (ja) | 半導体特性測定方法 | |
| JPS62106376A (ja) | 半導体装置の微小電流測定方法 | |
| JPH01319960A (ja) | フィルムキャリヤデバイスの製造方法 | |
| JPH0831505B2 (ja) | 半導体チップの回路形式認識方法 | |
| JPH03159253A (ja) | 半導体装置 | |
| JPS61139701A (ja) | パタ−ン寸法測定回路 |