JPH01319960A - フィルムキャリヤデバイスの製造方法 - Google Patents
フィルムキャリヤデバイスの製造方法Info
- Publication number
- JPH01319960A JPH01319960A JP63153716A JP15371688A JPH01319960A JP H01319960 A JPH01319960 A JP H01319960A JP 63153716 A JP63153716 A JP 63153716A JP 15371688 A JP15371688 A JP 15371688A JP H01319960 A JPH01319960 A JP H01319960A
- Authority
- JP
- Japan
- Prior art keywords
- film
- regions
- test pattern
- carrier device
- film carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はフィルムキャリヤデバイスの製造に際して、そ
の工程を管理するための手段を有する製法に関するもの
である。
の工程を管理するための手段を有する製法に関するもの
である。
（従来の技術）
ＩＣチップのボンディングの能率向上の危め、フィルム
キャリヤ方式が、一部のＩＣの製造に使用されている。
キャリヤ方式が、一部のＩＣの製造に使用されている。
このフィルムの構造としては、−般に、樹脂フィルムと
銅箔とを接着剤で接着した８層タイプが使用されており
、このフィルムのｌＯｒ！Ｌ〜ｌＱＱｍ程度の長さを１
０ツトとして、レジスト塗布、パターン焼付・現像、エ
ツチング、めっき、インナーリード・ボンディング等の
工程が一貫して行なわれて、ＩＣチップのボンディング
が行なわれる。これらのフィルム作製プロセス及び半導
体素子組立工程は、数多くの複雑な処理工程からなり、
工程管理や品質管理が重要な問題となっている。
銅箔とを接着剤で接着した８層タイプが使用されており
、このフィルムのｌＯｒ！Ｌ〜ｌＱＱｍ程度の長さを１
０ツトとして、レジスト塗布、パターン焼付・現像、エ
ツチング、めっき、インナーリード・ボンディング等の
工程が一貫して行なわれて、ＩＣチップのボンディング
が行なわれる。これらのフィルム作製プロセス及び半導
体素子組立工程は、数多くの複雑な処理工程からなり、
工程管理や品質管理が重要な問題となっている。
従来の管理手法としては、工程評価用に特別に設計され
たフィルムを、製品とは別に製造ラインを流して作成し
評価する方法がとられてきた。
たフィルムを、製品とは別に製造ラインを流して作成し
評価する方法がとられてきた。
（発明が解決しようとする課題）
前記の方法には下記の問題があった。
１、工程評価の結果が出るまで時間がかかり、迅速な対
応が困難である。
応が困難である。
２、製品とは別に、評価用のフィルムを作成する丸め、
製品そのものが作られた時の評価ができない、 ８、評価の度に製品の作成が中止するため、生産効率が
低下し、また、そのために、工程評価を頻繁に行なうこ
とができない。
製品そのものが作られた時の評価ができない、 ８、評価の度に製品の作成が中止するため、生産効率が
低下し、また、そのために、工程評価を頻繁に行なうこ
とができない。
本発明は上記の問題点を解決する丸めのものである。
（１１題を解決するための手段）
本発明にお−ては、フィルムの、ＩＣチップをボンディ
ングした後樹脂封止、電気テスト等の工程を経て、打ち
抜かれる予定領域以外の部分に、テストパターンを設は
友。
ングした後樹脂封止、電気テスト等の工程を経て、打ち
抜かれる予定領域以外の部分に、テストパターンを設は
友。
（作用）
必要に応じて適当な形状のテストパターンのデータを測
定するととによシ、エツチング精度の測定、導体パター
ンとフィルム素材との密着強度、パターン間の絶縁抵抗
の測定等ができる。
定するととによシ、エツチング精度の測定、導体パター
ンとフィルム素材との密着強度、パターン間の絶縁抵抗
の測定等ができる。
（実施例）
第１図はフィルムキャリヤデバイスの製造ラインにおい
てボンディングの終了し友フィルムの平面図であシ、第
２図はボンディングが終了し樹脂封止、電気テスト等の
工程が終了したデバイスを打ち抜いた後のフィルムの平
面図である０図において、フィルムｌＯの端縁部にはス
プロケット−ホール６．６・・・が穿没され、これらは
フィルムｌＯを移送するのに使用される。フィルムＩＯ
の表面には多数のフィルムキャリヤデバイス領域ｌが設
けられ、それは、ＩＣチップ２を載置する領域２−！、
外部引出電極パターン３、外部との接続部パターン４等
から構成されている。フィルムキャリヤデバイス領域１
の外部の適宜の場所にテストパターン領域５が設けられ
ている。
てボンディングの終了し友フィルムの平面図であシ、第
２図はボンディングが終了し樹脂封止、電気テスト等の
工程が終了したデバイスを打ち抜いた後のフィルムの平
面図である０図において、フィルムｌＯの端縁部にはス
プロケット−ホール６．６・・・が穿没され、これらは
フィルムｌＯを移送するのに使用される。フィルムＩＯ
の表面には多数のフィルムキャリヤデバイス領域ｌが設
けられ、それは、ＩＣチップ２を載置する領域２−！、
外部引出電極パターン３、外部との接続部パターン４等
から構成されている。フィルムキャリヤデバイス領域１
の外部の適宜の場所にテストパターン領域５が設けられ
ている。
これらのパターンはフィルム１０の表面の銅箔をエツチ
ングして作製されるので、テストパターン領域５はフィ
ルムキャリヤデバイス領域１と全く同じ工程を通過する
。
ングして作製されるので、テストパターン領域５はフィ
ルムキャリヤデバイス領域１と全く同じ工程を通過する
。
製造工程の最後で、フィルムキャリヤデバイス領域１は
ＩＣチップ２を装着され、樹脂封止、電気テスト等の工
程を経て打ち抜かれ、第２図に示されるように、フィル
ム１０にはテストパターン５が残ってしる。このテスト
パターン５は、絶縁抵抗測定用の場合は、例えば第３図
のようにすることができる、一方の電極５−１から分岐
したくし型の電極５−２に対向するように、他方の電極
５−３から分岐したくシ盤の電極５−４を配置する。こ
の間隔はデバイスによって異なる。電極５−１と電極５
−８との間に電圧を印加することにより、その間のリー
ク電流を測定することにより、パターン間の絶縁抵抗を
測定できる。
ＩＣチップ２を装着され、樹脂封止、電気テスト等の工
程を経て打ち抜かれ、第２図に示されるように、フィル
ム１０にはテストパターン５が残ってしる。このテスト
パターン５は、絶縁抵抗測定用の場合は、例えば第３図
のようにすることができる、一方の電極５−１から分岐
したくし型の電極５−２に対向するように、他方の電極
５−３から分岐したくシ盤の電極５−４を配置する。こ
の間隔はデバイスによって異なる。電極５−１と電極５
−８との間に電圧を印加することにより、その間のリー
ク電流を測定することにより、パターン間の絶縁抵抗を
測定できる。
エツチング精度測定の場合は、第４図に示されるような
テストパターンを使用し、パターン形成後の寸法を測定
する。各テストパターン２０．２１゜２２．２Ｂ、の幅
及びそれぞれの間隔は必要により種々の寸法に設定され
る〇 予定されるフィルムキャリヤデバイスの最も細いリード
線の幅、最も微細なパターン間隔と同一のものを形成し
九り、一定間隔のものを数種類形成し、データ統一によ
る定性定量比較を可能にすることができる。このように
して、ロフト間の比較を行なうこともできる。′ 第５図は密着強度の測定の一例を示すもので、同図（ａ
）に示すような直線状のパターン３２がフィルム基板８
０の上にメツキされているか又は接着剤３１で接着され
ているから、工程通過後にその一端を垂直に引き剥すこ
とにより密着強度が測定される。パターンは例えば幅が
０．１〜０．２ ｇ、長さは数箇のものが使用される。
テストパターンを使用し、パターン形成後の寸法を測定
する。各テストパターン２０．２１゜２２．２Ｂ、の幅
及びそれぞれの間隔は必要により種々の寸法に設定され
る〇 予定されるフィルムキャリヤデバイスの最も細いリード
線の幅、最も微細なパターン間隔と同一のものを形成し
九り、一定間隔のものを数種類形成し、データ統一によ
る定性定量比較を可能にすることができる。このように
して、ロフト間の比較を行なうこともできる。′ 第５図は密着強度の測定の一例を示すもので、同図（ａ
）に示すような直線状のパターン３２がフィルム基板８
０の上にメツキされているか又は接着剤３１で接着され
ているから、工程通過後にその一端を垂直に引き剥すこ
とにより密着強度が測定される。パターンは例えば幅が
０．１〜０．２ ｇ、長さは数箇のものが使用される。
（発明の効果）
デバイスの完成品には使用されないフィルムの余分の部
分を、テストパターンに使用するので材料に無駄がない
。
分を、テストパターンに使用するので材料に無駄がない
。
テストパターンは製品と同じ工程を通過しているので製
品そのものの評価ができ、かつ全ロフトの評価が直ちに
できる。
品そのものの評価ができ、かつ全ロフトの評価が直ちに
できる。
特別にテストパターンのフィルムを流す必要がないので
工程を止める必要がない。
工程を止める必要がない。
テストパターンは、製品のパターンを形成する時に同じ
マスクの余分の領域を使用すればよいので、コストを上
昇することがない。
マスクの余分の領域を使用すればよいので、コストを上
昇することがない。
突発的な不良が発生した場合、当該ロットのテストパタ
ーンを解析することにより、迅速な解析。
ーンを解析することにより、迅速な解析。
対策が可能となる。
従って、半導体素子を笑装する工程評価、材料であるフ
ィルムの作成工程や、フィルム材料そのものの評価を、
時機を失することなく行なうことができる。
ィルムの作成工程や、フィルム材料そのものの評価を、
時機を失することなく行なうことができる。
第１図はフィルムキャリヤデバイスの製造ラインにおい
てボンディングの終了し７１：フィルムの平面図、第２
因はボンディングが終了し樹脂封止、電気テスト等の工
程が終了し次デバイスを打ち抜いた後のフィルムの平面
図、ＩＩＩｃａ図はテストパターンの一例である。第４
図はエツチング精度測定の友めのパターンの一例を示す
平面図であシ、第５図（ａ）は密着強度測定用のパター
ンの一例を示す平面図、同図（ｂ）は密着強度測定の説
明図である。 ｌ・・・フィルムキャリヤデバイス領域、２・・・ＩＣ
チップ、８・・・外部引出電極パターン、４・・・外部
とノ接続部パターン、５・・・テストパターン領域、Ｉ
Ｏ・・・フィルム 第１図 手続補正書 昭和６３年８月 ７日 ２、発明の名称 フィルムキャリヤデバイスの製造方法 ３、補正をする者 事件との関係 特許出願人 住所 大阪市阿倍野区長池町２２番２２号名称 （
５０４）シャープ株式会社 代表者 辻 晴 雄 ４、代理人 住 所 大阪市北区南森町２丁目１呑２９号 住友銀行
南森町ビル５、補正命令の日付 自発補正 ７；へ６
、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 （１） 明細書第１頁第２０行の「３層タイプが」を「
３層タイプ、または、樹脂フィルム上に銅薄膜を蒸着も
しくは電気メツキした２層タイプが」に補正する。 （２） 明細書第５頁第２行〜第１６行を下記の文章に
補正する。 記 る。電極５−１と電極５−３との間に電圧を印加し、そ
の間のリーク電流を測定することにより、パターン間の
絶縁抵抗を測定できる。 電極５−２と電極５−４間の間隔については、フィルム
キャリヤデバイス領域の最も微細なパターン間隔（この
間隔はデバイスによって異なる）と同一とした”す、或
いは、一定間隔のものを数種類形成すれば、データ統一
によるロット間の定性定量比較を可能にすることができ
る。 エツチング精度測定の場合は、第４図に示されるような
テストパターンを使用し、パターン形成後の寸法を測定
する。各テストパターン２０，２１．２２，２３．の幅
及びそれぞれの間隔は必要により種々の寸法に設定され
る。 以上
てボンディングの終了し７１：フィルムの平面図、第２
因はボンディングが終了し樹脂封止、電気テスト等の工
程が終了し次デバイスを打ち抜いた後のフィルムの平面
図、ＩＩＩｃａ図はテストパターンの一例である。第４
図はエツチング精度測定の友めのパターンの一例を示す
平面図であシ、第５図（ａ）は密着強度測定用のパター
ンの一例を示す平面図、同図（ｂ）は密着強度測定の説
明図である。 ｌ・・・フィルムキャリヤデバイス領域、２・・・ＩＣ
チップ、８・・・外部引出電極パターン、４・・・外部
とノ接続部パターン、５・・・テストパターン領域、Ｉ
Ｏ・・・フィルム 第１図 手続補正書 昭和６３年８月 ７日 ２、発明の名称 フィルムキャリヤデバイスの製造方法 ３、補正をする者 事件との関係 特許出願人 住所 大阪市阿倍野区長池町２２番２２号名称 （
５０４）シャープ株式会社 代表者 辻 晴 雄 ４、代理人 住 所 大阪市北区南森町２丁目１呑２９号 住友銀行
南森町ビル５、補正命令の日付 自発補正 ７；へ６
、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 （１） 明細書第１頁第２０行の「３層タイプが」を「
３層タイプ、または、樹脂フィルム上に銅薄膜を蒸着も
しくは電気メツキした２層タイプが」に補正する。 （２） 明細書第５頁第２行〜第１６行を下記の文章に
補正する。 記 る。電極５−１と電極５−３との間に電圧を印加し、そ
の間のリーク電流を測定することにより、パターン間の
絶縁抵抗を測定できる。 電極５−２と電極５−４間の間隔については、フィルム
キャリヤデバイス領域の最も微細なパターン間隔（この
間隔はデバイスによって異なる）と同一とした”す、或
いは、一定間隔のものを数種類形成すれば、データ統一
によるロット間の定性定量比較を可能にすることができ
る。 エツチング精度測定の場合は、第４図に示されるような
テストパターンを使用し、パターン形成後の寸法を測定
する。各テストパターン２０，２１．２２，２３．の幅
及びそれぞれの間隔は必要により種々の寸法に設定され
る。 以上
Claims (1)
- １、フィルムキャリヤデバイス領域以外の部分にテスト
パターン領域を形成する工程と、フィルムキャリヤデバ
イス領域に半導体素子を接続する工程とを有するフィル
ムキャリヤデバイスの製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63153716A JPH01319960A (ja) | 1988-06-22 | 1988-06-22 | フィルムキャリヤデバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63153716A JPH01319960A (ja) | 1988-06-22 | 1988-06-22 | フィルムキャリヤデバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01319960A true JPH01319960A (ja) | 1989-12-26 |
Family
ID=15568541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63153716A Pending JPH01319960A (ja) | 1988-06-22 | 1988-06-22 | フィルムキャリヤデバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01319960A (ja) |
-
1988
- 1988-06-22 JP JP63153716A patent/JPH01319960A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11191577A (ja) | テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器 | |
| JPH01319960A (ja) | フィルムキャリヤデバイスの製造方法 | |
| CN207367924U (zh) | 晶圆及其晶圆允收测试结构 | |
| JPS62145764A (ja) | 半導体集積回路 | |
| JPS63221635A (ja) | 半導体装置の製造方法 | |
| JPH05157780A (ja) | 抵抗素子プロセスモニター装置 | |
| JPH0298154A (ja) | キヤリアテープ | |
| CN211182162U (zh) | 一种ic引线测试点跟踪与定位装置 | |
| JPS635838B2 (ja) | ||
| JPH0442554A (ja) | 半導体チップ及びその信頼性評価方法 | |
| JPS6373531A (ja) | キヤリア・テ−プ | |
| JPH0590361A (ja) | 半導体チツプ | |
| JPS63142660A (ja) | リ−ドフレ−ムの製造方法 | |
| JPS59187875A (ja) | サ−マルヘツドの製造方法 | |
| JPH03268441A (ja) | 半導体集積回路基板 | |
| JPS6234141B2 (ja) | ||
| JPH02129943A (ja) | 半導体装置の製造方法 | |
| JP2509435Y2 (ja) | リ―ドフレ―ム | |
| JPH04129240A (ja) | 半導体装置 | |
| JPH02307239A (ja) | 集積回路チップの電気特性モニタ構造 | |
| JPH04144147A (ja) | フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置 | |
| JPS6175543A (ja) | 集積回路の形成方法 | |
| JPH0846112A (ja) | 半導体装置の製造方法 | |
| JPS61212032A (ja) | 半導体装置の製造方法 | |
| JPS61256741A (ja) | 半導体集積回路装置 |