JPH0213014A - Ｄ−ａ変換回路 - Google Patents
Ｄ−ａ変換回路Info
- Publication number
- JPH0213014A JPH0213014A JP63164013A JP16401388A JPH0213014A JP H0213014 A JPH0213014 A JP H0213014A JP 63164013 A JP63164013 A JP 63164013A JP 16401388 A JP16401388 A JP 16401388A JP H0213014 A JPH0213014 A JP H0213014A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- switch
- resistance value
- connection point
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- 230000009977 dual effect Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000005094 computer simulation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、抵抗とスイッチを用いたＤ−Ａ変換回路に関
し、特に、スイッチのオン抵抗によってのである。
し、特に、スイッチのオン抵抗によってのである。
従来、抵抗とスイッチを用いたこの種のＤ−Ａ変換回路
は、第４図に示すように、参照電圧ＶＲ１とＶＢ２をｎ
個の抵抗Ｒで分割し、各々の分割点に接続された（ｎ＋
１）個のスイッチＳＷのうちの１つを入力ディジタル信
号をスイッチ駆動信号に変換するデコーダ５１によって
オンさせることにより、演算増幅器５２より入カデイジ
タル信号に応じた電圧を出力Ｖ。ＷＩＴとしてとり出す
構成となっていた。
は、第４図に示すように、参照電圧ＶＲ１とＶＢ２をｎ
個の抵抗Ｒで分割し、各々の分割点に接続された（ｎ＋
１）個のスイッチＳＷのうちの１つを入力ディジタル信
号をスイッチ駆動信号に変換するデコーダ５１によって
オンさせることにより、演算増幅器５２より入カデイジ
タル信号に応じた電圧を出力Ｖ。ＷＩＴとしてとり出す
構成となっていた。
また、他の回路構成として、第５図に示すものがあげら
れる。抵抗値Ｒの抵抗Ｒと抵抗値２Ｒの抵抗２Ｒよりな
る抵抗ラダーと、デュアルスイッチＣ１，で了・・・Ｃ
ＩＩ ｌで−よりなり、デュアルスイッチの出力は一方
は、演算増幅器６２の負入力（−）に接続され、他方は
参照電圧ＶＲ２に接続されるとともに演算増幅器６２の
正入力（＋）に接続されている。一方、演算増幅器６２
は帰還抵抗Ｒｆによって抵抗帰還が施され、電流工。ｔ
＋Ｙを電圧に変換する回路構成となっている。演算増幅
器６２の各入力端子に接続される信号線ＢＩＢ２は仮想
、接地によりいずれも参照電圧ＶＲ２と等しい電位とな
る。デュアルスイッチのオン抵抗が無視できる場合には
デュアルスイッ５がどちらに倒れている場合でも、接続
点Ａｎから右を見た場合も下を見た場合も抵抗値は２Ｒ
となり、工、１＝Ｉｎ２となる。接続点Ａｎから右と下
を同時に見た合成抵抗は抵抗値Ｒとなり、また、接続点
Ａ ｎ −１から見た抵抗も、いずれも抵抗値２Ｒとな
るのでＩ ｎ−Ｌ ｌ ＝ Ｉ １１−２．２となる。
れる。抵抗値Ｒの抵抗Ｒと抵抗値２Ｒの抵抗２Ｒよりな
る抵抗ラダーと、デュアルスイッチＣ１，で了・・・Ｃ
ＩＩ ｌで−よりなり、デュアルスイッチの出力は一方
は、演算増幅器６２の負入力（−）に接続され、他方は
参照電圧ＶＲ２に接続されるとともに演算増幅器６２の
正入力（＋）に接続されている。一方、演算増幅器６２
は帰還抵抗Ｒｆによって抵抗帰還が施され、電流工。ｔ
＋Ｙを電圧に変換する回路構成となっている。演算増幅
器６２の各入力端子に接続される信号線ＢＩＢ２は仮想
、接地によりいずれも参照電圧ＶＲ２と等しい電位とな
る。デュアルスイッチのオン抵抗が無視できる場合には
デュアルスイッ５がどちらに倒れている場合でも、接続
点Ａｎから右を見た場合も下を見た場合も抵抗値は２Ｒ
となり、工、１＝Ｉｎ２となる。接続点Ａｎから右と下
を同時に見た合成抵抗は抵抗値Ｒとなり、また、接続点
Ａ ｎ −１から見た抵抗も、いずれも抵抗値２Ｒとな
るのでＩ ｎ−Ｌ ｌ ＝ Ｉ １１−２．２となる。
同様に接続点Ａ １． Ａ ２・・・Ａｎの全てにおい
てこのことが成立する。したがって、接続点Ａ１から順
に、電流は１／２に重みづけられ、出力電流工。ＬＩＴ
としては２ｆｉ個の組み合わせが得られる。
てこのことが成立する。したがって、接続点Ａ１から順
に、電流は１／２に重みづけられ、出力電流工。ＬＩＴ
としては２ｆｉ個の組み合わせが得られる。
上述した第４図の従来回路は、スイッチＳＷに電流は流
れないのでスイッチのオン抵抗は問題にならないが、（
ｎ＋１）段階のＤ−Ａ変換を行なうためにｎ個の抵抗と
（ｎ＋１）個のスイッチが必要となり、構成素子数が多
くなるという欠点がある。また、第５図の従来回路は、
ｎ個のデュアルスイッチで２“段階のＤ−Ａ変換が可能
であるが、デュアルスイッチをＭＯＳ）ランジスタで実
現する場合、そのオン抵抗によってアンバランスを生じ
、Ｄ−Ａ変換特性の非直線性を、まねくことになる。
れないのでスイッチのオン抵抗は問題にならないが、（
ｎ＋１）段階のＤ−Ａ変換を行なうためにｎ個の抵抗と
（ｎ＋１）個のスイッチが必要となり、構成素子数が多
くなるという欠点がある。また、第５図の従来回路は、
ｎ個のデュアルスイッチで２“段階のＤ−Ａ変換が可能
であるが、デュアルスイッチをＭＯＳ）ランジスタで実
現する場合、そのオン抵抗によってアンバランスを生じ
、Ｄ−Ａ変換特性の非直線性を、まねくことになる。
簡単のために、第６図に示すような３ピツ）Ｄ−Ａ変換
回路を例にあげる。ここで３つのデュアルスイッチ１，
２．３のオン抵抗の影響を小さくするために考えられる
事は、３つのデュアルスイッチ１，２．３と同じオン抵
抗をもつ常にオン状態のスイッチ４をダミーとして接続
点Ａ３の右側の抵抗Ｒの下及び演算増幅器６２の帰還抵
抗Ｒｆに直列に挿入する事である。今、デュアルスイッ
チのオン抵抗をｒとすると、接続点Ａ３から右を見た抵
抗及びこの接続点Ａ３から下を見た抵抗はいずれも（２
Ｒ＋ｒ）となり、Ｉ３１”Ｉ３２が成り立つ。
回路を例にあげる。ここで３つのデュアルスイッチ１，
２．３のオン抵抗の影響を小さくするために考えられる
事は、３つのデュアルスイッチ１，２．３と同じオン抵
抗をもつ常にオン状態のスイッチ４をダミーとして接続
点Ａ３の右側の抵抗Ｒの下及び演算増幅器６２の帰還抵
抗Ｒｆに直列に挿入する事である。今、デュアルスイッ
チのオン抵抗をｒとすると、接続点Ａ３から右を見た抵
抗及びこの接続点Ａ３から下を見た抵抗はいずれも（２
Ｒ＋ｒ）となり、Ｉ３１”Ｉ３２が成り立つ。
一方、接続点Ａ３から右と下を同時に見た合成抵抗は、
（２Ｒ十ｒ）／２＝Ｒ＋−なる。すなわち、接続点Ａ２
から右を見た抵抗は２Ｒ＋−で同接続点Ａ２から下を見
た抵抗は２Ｒ十ｒとなる。
（２Ｒ十ｒ）／２＝Ｒ＋−なる。すなわち、接続点Ａ２
から右を見た抵抗は２Ｒ＋−で同接続点Ａ２から下を見
た抵抗は２Ｒ十ｒとなる。
このことより、アンバランスが生じＩ２１≠工２□とな
る。
る。
同様に、接続点ＡＩから右を見た抵抗は２Ｒ＋２Ｒ＋ｒ
となり、Ｌｔ≠１１□となる。しかもアンバランスの割
合は電流ＩＮと電流Ｉ２□の関係より悪くなることがわ
かる。電流Ｉ１１と電流工、□とのアンバランスは、ス
イッチ１，２．３の制御データが（１，０，０）のとき
（０，１，１）のときの出力の非直線性となって表われ
る。
となり、Ｌｔ≠１１□となる。しかもアンバランスの割
合は電流ＩＮと電流Ｉ２□の関係より悪くなることがわ
かる。電流Ｉ１１と電流工、□とのアンバランスは、ス
イッチ１，２．３の制御データが（１，０，０）のとき
（０，１，１）のときの出力の非直線性となって表われ
る。
第７図はこのＤ−Ａ変換回路の出力特性の計算機シミュ
レーション結果である。Ｅ ００？は誤差電圧を表わし
ているが、制御データが（０，１゜１）の場合と（１，
０，Ｏ）の場合で誤差の変化Ｄ−Ａ変換回路の場合は、
重大な問題となる。
レーション結果である。Ｅ ００？は誤差電圧を表わし
ているが、制御データが（０，１゜１）の場合と（１，
０，Ｏ）の場合で誤差の変化Ｄ−Ａ変換回路の場合は、
重大な問題となる。
本発明によれば、第１基準電圧点と第１回路接続点との
間に接続された抵抗Ｒと抵抗ｒとの和の抵抗をもつ第１
の抵抗の直列接続と、この直列接続の各接続点にそれぞ
れ一端が接続され、他端がオン抵抗ｒをもつ第１のスイ
ッチを介して第１回路接続点に接続され、更にオン抵抗
ｒをもつ第２のスイッチを介して第２回路接続点に接続
された抵抗２Ｒと抵抗ｒとの和の抵抗をもつ複数の第２
の抵抗と、第１の回路接続点と第２基準電圧点とに接続
された正転入力端子と第２の回路接続点に接続された反
転入力端子と出力端子とをもつ増幅器と、増幅器の出力
端子と反転入力端子との間に接続された抵抗Ｒと抵抗ｒ
との和の抵抗をもつ第３の抵抗と、入力ディジタル信号
に応じて第１および第２のスイッチとを駆動するスイッ
チ駆動回路とを有するＤ−Ａ変換回路を得る。
間に接続された抵抗Ｒと抵抗ｒとの和の抵抗をもつ第１
の抵抗の直列接続と、この直列接続の各接続点にそれぞ
れ一端が接続され、他端がオン抵抗ｒをもつ第１のスイ
ッチを介して第１回路接続点に接続され、更にオン抵抗
ｒをもつ第２のスイッチを介して第２回路接続点に接続
された抵抗２Ｒと抵抗ｒとの和の抵抗をもつ複数の第２
の抵抗と、第１の回路接続点と第２基準電圧点とに接続
された正転入力端子と第２の回路接続点に接続された反
転入力端子と出力端子とをもつ増幅器と、増幅器の出力
端子と反転入力端子との間に接続された抵抗Ｒと抵抗ｒ
との和の抵抗をもつ第３の抵抗と、入力ディジタル信号
に応じて第１および第２のスイッチとを駆動するスイッ
チ駆動回路とを有するＤ−Ａ変換回路を得る。
次に、本発明について図面を参照して説明する。
第１図は本発明のＤ−Ａ変換回路の回路図である。基本
構造は第５図のＲ−２Ｒ抵抗ラダ一回路を用いたものと
同じて゛あるが、ＭＯＳ）ランジスタで構成されるデュ
アルスイッチＣＩｌでＴ・・・Ｃｎ ｐ■のオン抵抗の
影響をなくすために、抵抗２Ｒを２つの抵抗値Ｒをもつ
抵抗に分割し、３つの抵抗Ｒのうち２つのそれぞれに直
列に、常にオン状態となっており、かつ、そのオン抵抗
がＭＯＳ）ランジスタのデュアルスイッチＣ１，Ｏｒ・
・・Ｃ０゜−のオン抵抗に等しいＭＯＳ）ランジスタに
よるスイッチＶＤＤを接続した構成となっている。尚、
他の１つにはＭＯＳデュアルスイッチＣ１，Ｃｒ・・・
Ｃｎ ｌで−のオン抵抗が加わることとなる。
構造は第５図のＲ−２Ｒ抵抗ラダ一回路を用いたものと
同じて゛あるが、ＭＯＳ）ランジスタで構成されるデュ
アルスイッチＣＩｌでＴ・・・Ｃｎ ｐ■のオン抵抗の
影響をなくすために、抵抗２Ｒを２つの抵抗値Ｒをもつ
抵抗に分割し、３つの抵抗Ｒのうち２つのそれぞれに直
列に、常にオン状態となっており、かつ、そのオン抵抗
がＭＯＳ）ランジスタのデュアルスイッチＣ１，Ｏｒ・
・・Ｃ０゜−のオン抵抗に等しいＭＯＳ）ランジスタに
よるスイッチＶＤＤを接続した構成となっている。尚、
他の１つにはＭＯＳデュアルスイッチＣ１，Ｃｒ・・・
Ｃｎ ｌで−のオン抵抗が加わることとなる。
ＭＯＳ）ランジスタによるスイッチのオン抵抗なｒとす
ると、接続点Ａｎから右を見た抵抗及び下を見た抵抗は
等しく２Ｂ＋２ｒとなり、Ｉｎｌ”■、、２となる。ま
た、接続点Ａｎから右と下を同時に見た合成抵抗はＲ＋
ｒとなるので、接続点Ａｎ−１から右を見た抵抗及び下
を見た抵抗は等しく２Ｒ＋２ｒとなり、Ｉ ｎ−Ｌ ＋
：： Ｉ ｎ−１，２＝Ｉ ｎｌ＋ Ｉ ＋１２”２工
。１が成り立つ。
ると、接続点Ａｎから右を見た抵抗及び下を見た抵抗は
等しく２Ｂ＋２ｒとなり、Ｉｎｌ”■、、２となる。ま
た、接続点Ａｎから右と下を同時に見た合成抵抗はＲ＋
ｒとなるので、接続点Ａｎ−１から右を見た抵抗及び下
を見た抵抗は等しく２Ｒ＋２ｒとなり、Ｉ ｎ−Ｌ ＋
：： Ｉ ｎ−１，２＝Ｉ ｎｌ＋ Ｉ ＋１２”２工
。１が成り立つ。
同様にＬ＋”Ｌ□となり、電流値は“２″のべき乗で重
みづけされる。
みづけされる。
すなわち、接続点Ａｉにおいて、
Ｉ ＋＋１．＋＝ Ｉ ＋＋＋、 ２＝ ２ Ｉ ＋
＋＝ ２ Ｉ １２という関係が成立する。かつ接続点
Ａ１より右を見た抵抗及び下を見た抵抗も２Ｒ＋２ｒと
なるので、これらの合成抵抗はＲ＋ｒとなる。したがっ
て、たとえば演算増幅器６２を用いた逆相アンプの利得
を“１′”にするには、帰還抵抗Ｒｆは、抵抗Ｒと、常
にオンしたＭＯＳスイッチとの直列回路により容易に構
成される。このときの帰還抵抗はＲ十ｒとなる。
＋＝ ２ Ｉ １２という関係が成立する。かつ接続点
Ａ１より右を見た抵抗及び下を見た抵抗も２Ｒ＋２ｒと
なるので、これらの合成抵抗はＲ＋ｒとなる。したがっ
て、たとえば演算増幅器６２を用いた逆相アンプの利得
を“１′”にするには、帰還抵抗Ｒｆは、抵抗Ｒと、常
にオンしたＭＯＳスイッチとの直列回路により容易に構
成される。このときの帰還抵抗はＲ十ｒとなる。
次により具体的な例として、第２図に示す３ピツ）Ｄ−
Ａ変換回路を説明する。
Ａ変換回路を説明する。
３つのデュアルスイッチの制御入力に対しＤ−Ａ変換回
路の出力及び誤差電圧は第３図に示すような特性となる
。
路の出力及び誤差電圧は第３図に示すような特性となる
。
誤差電圧は、各スイッチ１，２．３のバイアス点の違い
によるものである。つまり、演算増幅器６２の負入力よ
り高電位側にＲ−２Ｂ抵抗ラダーのスイッチＣ１，でＴ
・・・Ｃｎ ＋で−があるのに対し、演算増幅器６２の
帰還抵抗Ｒｆは電圧（ｒ・工。ＵＴ）分低電位側にあり
、各ＭＯＳスイッチのバイアスが違うために生じたもの
である。
によるものである。つまり、演算増幅器６２の負入力よ
り高電位側にＲ−２Ｂ抵抗ラダーのスイッチＣ１，でＴ
・・・Ｃｎ ＋で−があるのに対し、演算増幅器６２の
帰還抵抗Ｒｆは電圧（ｒ・工。ＵＴ）分低電位側にあり
、各ＭＯＳスイッチのバイアスが違うために生じたもの
である。
ことがわかる。このスイッチＲｏは抵抗で形成すること
もできる。
もできる。
以上説明したように、本発明は、Ｒ−２Ｒ抵抗ラダ一回
路の抵抗Ｒに直列に常にオン状態となっているＭＯＳシ
ングルスイッチを接続した構成をとる事により、ＭＯＳ
スイッチのオン抵抗による電流アンバランスによって生
じるＤ−Ａ変換特性の非直線性を改善できる効果がある
。
路の抵抗Ｒに直列に常にオン状態となっているＭＯＳシ
ングルスイッチを接続した構成をとる事により、ＭＯＳ
スイッチのオン抵抗による電流アンバランスによって生
じるＤ−Ａ変換特性の非直線性を改善できる効果がある
。
またスイッチのオン抵抗の影響をうけにくい回路構成と
なっているので、従来回路に比べてＭＯＳスイッチのサ
イズを小さくできる事により、ＬＳＩのチップサイズを
小さくする事ができるという効果もあわせ持っている。
なっているので、従来回路に比べてＭＯＳスイッチのサ
イズを小さくできる事により、ＬＳＩのチップサイズを
小さくする事ができるという効果もあわせ持っている。
第１図は本発明の一実施例によるＤ−Ａ変換回路の回路
図、第２図は本発明による３ピツ）Ｄ−Ａ変換回路の具
体例を示す回路図、７第３図は本発明の３ピツ）Ｄ−Ａ
変換回路の特性を示す図である。 第４図は従来のＤ−Ａ変換回路の回路図、第５図は他の
従来のＤ−Ａ変換回路の回路図、第６図は従来の３ピツ
）Ｄ−Ａ変換回路の具体例を示す回路図、第７図は従来
の３ピツ）Ｄ−Ａ変換回路の特性を示す図である。 ｌ、２，３．−、ｎ−ＭＯＳスイッチ、ＡＩ。 Ａ２．Ａ３．・・・、Ａｎ・・・・・・接続点、Ｃ，、
Ｃ，。 Ｃ２，Ｃ可・・・Ｃｎ ｌで；・・・・・・スイッチ、
ＶＲＩ、ＶＢ２・・・・・・参照電圧、Ｉｌｌ、ＩＩ□
、 Ｉ２１１ 工２□＋Ｉｎｌ＋Ｉｎ２＋ Ｉｏゎ、・
・・・・・電流、５１・・・・・・デコーダ、５２゜６
２・・・・・・演算増幅器。 代理人 弁理士 内 原 晋
図、第２図は本発明による３ピツ）Ｄ−Ａ変換回路の具
体例を示す回路図、７第３図は本発明の３ピツ）Ｄ−Ａ
変換回路の特性を示す図である。 第４図は従来のＤ−Ａ変換回路の回路図、第５図は他の
従来のＤ−Ａ変換回路の回路図、第６図は従来の３ピツ
）Ｄ−Ａ変換回路の具体例を示す回路図、第７図は従来
の３ピツ）Ｄ−Ａ変換回路の特性を示す図である。 ｌ、２，３．−、ｎ−ＭＯＳスイッチ、ＡＩ。 Ａ２．Ａ３．・・・、Ａｎ・・・・・・接続点、Ｃ，、
Ｃ，。 Ｃ２，Ｃ可・・・Ｃｎ ｌで；・・・・・・スイッチ、
ＶＲＩ、ＶＢ２・・・・・・参照電圧、Ｉｌｌ、ＩＩ□
、 Ｉ２１１ 工２□＋Ｉｎｌ＋Ｉｎ２＋ Ｉｏゎ、・
・・・・・電流、５１・・・・・・デコーダ、５２゜６
２・・・・・・演算増幅器。 代理人 弁理士 内 原 晋
Claims (1)
- 第１基準電圧点と第１回路接続点との間に接続された抵
抗値Ｒと抵抗値ｒとの和の抵抗値をもつ複数の第１の抵
抗の直列接続と、この直列接続の各接続点にそれぞれ一
端が接続され、他端が前記抵抗値ｒのオン抵抗をもつ第
１のスイッチを介して前記第１回路接続点に接続され、
更に前記抵抗値ｒのオン抵抗をもつ第２のスイッチを介
して第２回路接続点に接続された抵抗値２Ｒと抵抗値ｒ
との和の抵抗値をもつ複数の第２の抵抗と、前記第１の
回路接続点と第２基準電圧点とに接続された正転入力端
子と前記第２の回路接続点に接続された反転入力端子と
出力端子とをもつ増幅器と、該増幅器の出力端子と反転
入力端子との間に接続された前記抵抗値Ｒと前記抵抗値
ｒとの和の抵抗値をもつ第３の抵抗と、入力ディジタル
信号に応じて前記第１および第２のスイッチとを駆動す
るスイッチ駆動回路とを有することを特徴とするＤ−Ａ
変換回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63164013A JPH0734542B2 (ja) | 1988-06-29 | 1988-06-29 | Ｄ−ａ変換回路 |
| EP89111713A EP0348918B1 (en) | 1988-06-29 | 1989-06-27 | D/A converter |
| DE68926184T DE68926184T2 (de) | 1988-06-29 | 1989-06-27 | DA-Wandler |
| US07/372,710 US5119095A (en) | 1988-06-29 | 1989-06-28 | D/a converter for minimizing nonlinear error |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63164013A JPH0734542B2 (ja) | 1988-06-29 | 1988-06-29 | Ｄ−ａ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0213014A true JPH0213014A (ja) | 1990-01-17 |
| JPH0734542B2 JPH0734542B2 (ja) | 1995-04-12 |
Family
ID=15785119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63164013A Expired - Lifetime JPH0734542B2 (ja) | 1988-06-29 | 1988-06-29 | Ｄ−ａ変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5119095A (ja) |
| EP (1) | EP0348918B1 (ja) |
| JP (1) | JPH0734542B2 (ja) |
| DE (1) | DE68926184T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002354A (en) * | 1997-10-09 | 1999-12-14 | Kabushiki Kaisha Toshiba | Variable potential generating circuit using current-scaling adding type D/A converter circuit |
| US6778120B2 (en) | 2002-01-28 | 2004-08-17 | Sharp Kabushiki Kaisha | D/A converter circuit, and portable terminal device and audio device using the D/A converter circuit |
| US8915948B2 (en) | 2002-06-19 | 2014-12-23 | Palomar Medical Technologies, Llc | Method and apparatus for photothermal treatment of tissue at depth |
| US11418000B2 (en) | 2018-02-26 | 2022-08-16 | Cynosure, Llc | Q-switched cavity dumped sub-nanosecond laser |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212484A (en) * | 1990-03-05 | 1993-05-18 | Thinking Machines Corporation | Digital to analog converter system employing plural digital to analog converters which is insensitive to resistance variations |
| US5402126A (en) * | 1993-04-30 | 1995-03-28 | Texas Instruments Incorporated | Method and apparatus for digital to analog conversion using gaas HI2 L |
| JP3551200B2 (ja) * | 1993-12-27 | 2004-08-04 | 株式会社ルネサステクノロジ | デジタル／アナログ変換回路 |
| USRE38083E1 (en) * | 1994-03-18 | 2003-04-22 | Analog Devices, Inc. | Rail-to-rail DAC drive circuit |
| US5684481A (en) * | 1994-03-18 | 1997-11-04 | Analog Devices | Rail-to-rail DAC drive circuit |
| US5781140A (en) * | 1996-04-18 | 1998-07-14 | Industrial Technology Research Institute | Two-segment ladder circuit and digital-to-analog converter |
| US6633246B1 (en) * | 2002-10-16 | 2003-10-14 | Analog Devices, Inc. | Converter circuit with reduced area switch compensation resistance |
| KR100553681B1 (ko) * | 2003-03-06 | 2006-02-24 | 삼성전자주식회사 | 전압 레귤레이터 회로 및 그것을 이용한 불 휘발성 반도체메모리 장치 |
| US6937178B1 (en) | 2003-05-15 | 2005-08-30 | Linear Technology Corporation | Gradient insensitive split-core digital to analog converter |
| JP2008022301A (ja) * | 2006-07-13 | 2008-01-31 | Sony Corp | Ｄ／ａ変換器 |
| US7880531B2 (en) * | 2008-01-23 | 2011-02-01 | Micron Technology, Inc. | System, apparatus, and method for selectable voltage regulation |
| JP6767732B2 (ja) * | 2015-03-30 | 2020-10-14 | ラピスセミコンダクタ株式会社 | Ｒ−２ｒラダー抵抗回路、ラダー抵抗型ｄ／ａ変換回路、及び半導体装置 |
| US10128864B2 (en) * | 2016-01-15 | 2018-11-13 | Psemi Corporation | Non-linear converter to linearize the non-linear output of measurement devices |
| CN106464222B (zh) * | 2016-08-24 | 2019-07-16 | 香港应用科技研究院有限公司 | 可编程增益放大器pga和可编程电阻器网络电路 |
| US9966913B2 (en) * | 2016-08-24 | 2018-05-08 | Hong Kong Applied Science and Technology Research Institute Company, Limited | Linear-in-dB, low-voltage, programmable/variable gain amplifier (PGA) using recursive current division |
| CN110557123A (zh) * | 2018-06-04 | 2019-12-10 | 恩智浦美国有限公司 | 分段式电阻型数模转换器 |
| CN110572159A (zh) * | 2019-08-28 | 2019-12-13 | 歌尔股份有限公司 | 一种r-2r梯形网络架构的数模转换器 |
| CN112583410B (zh) | 2019-09-27 | 2026-01-27 | 恩智浦美国有限公司 | 分段式数模转换器 |
| CN113541653A (zh) * | 2021-07-27 | 2021-10-22 | 温州大学 | 基于传输线反射原理的纳秒级陡边沿脉冲信号发生器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442924A (en) * | 1987-08-10 | 1989-02-15 | Fujitsu Ltd | Digital/analog converter |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4267550A (en) * | 1980-01-25 | 1981-05-12 | National Semiconductor Corporation | Digital to analog conversion circuit including compensation FET'S |
| DE3070532D1 (en) * | 1980-11-27 | 1985-05-23 | Itt Ind Gmbh Deutsche | Monolithic integratable r-2r network |
| DE3145889A1 (de) * | 1981-11-19 | 1983-05-26 | Siemens AG, 1000 Berlin und 8000 München | Integrierbarer digital/analog-wandler |
| US4631522A (en) * | 1985-04-12 | 1986-12-23 | Audio Precision, Inc. | Method and circuit for compensation of a multiplying digital-to-analog converter |
| JPS6373718A (ja) * | 1986-09-16 | 1988-04-04 | Toshiba Corp | Ｒ−２ｒ型ｄ／ａコンバ−タ回路 |
| US4843394A (en) * | 1988-01-21 | 1989-06-27 | Advanced Micro Devices, Inc. | Digital-to-analog converter with no offset-induced errors |
-
1988
- 1988-06-29 JP JP63164013A patent/JPH0734542B2/ja not_active Expired - Lifetime
-
1989
- 1989-06-27 DE DE68926184T patent/DE68926184T2/de not_active Expired - Fee Related
- 1989-06-27 EP EP89111713A patent/EP0348918B1/en not_active Expired - Lifetime
- 1989-06-28 US US07/372,710 patent/US5119095A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442924A (en) * | 1987-08-10 | 1989-02-15 | Fujitsu Ltd | Digital/analog converter |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002354A (en) * | 1997-10-09 | 1999-12-14 | Kabushiki Kaisha Toshiba | Variable potential generating circuit using current-scaling adding type D/A converter circuit |
| US6061289A (en) * | 1997-10-09 | 2000-05-09 | Kabushiki Kaisha Toshiba | Variable potential generating circuit using current-scaling adding type D/A converter circuit in semiconductor memory device |
| US6778120B2 (en) | 2002-01-28 | 2004-08-17 | Sharp Kabushiki Kaisha | D/A converter circuit, and portable terminal device and audio device using the D/A converter circuit |
| US8915948B2 (en) | 2002-06-19 | 2014-12-23 | Palomar Medical Technologies, Llc | Method and apparatus for photothermal treatment of tissue at depth |
| US11418000B2 (en) | 2018-02-26 | 2022-08-16 | Cynosure, Llc | Q-switched cavity dumped sub-nanosecond laser |
Also Published As
| Publication number | Publication date |
|---|---|
| DE68926184T2 (de) | 1996-11-28 |
| EP0348918A3 (en) | 1992-10-21 |
| DE68926184D1 (de) | 1996-05-15 |
| EP0348918A2 (en) | 1990-01-03 |
| US5119095A (en) | 1992-06-02 |
| JPH0734542B2 (ja) | 1995-04-12 |
| EP0348918B1 (en) | 1996-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0213014A (ja) | Ｄ−ａ変換回路 | |
| JP3986970B2 (ja) | Ｄ／ａ変換器 | |
| JP3229135B2 (ja) | アナログ／デジタル変換装置 | |
| US6977602B1 (en) | Wide band digital to analog converters and methods, including converters with selectable impulse response | |
| US4843394A (en) | Digital-to-analog converter with no offset-induced errors | |
| JPH01164125A (ja) | Ｄ／ａ変換回路 | |
| JPH06303060A (ja) | ゲインコントロールアンプ回路 | |
| JPH0666604B2 (ja) | プログラマブル利得計測増幅器 | |
| JP3059859B2 (ja) | 符号−絶対値形ｄ／ａコンバータ及びその動作方法 | |
| JP3099717B2 (ja) | Ｄ／ａ変換回路 | |
| JP2598138B2 (ja) | Ｄ／ａ変換器 | |
| JPS6013617B2 (ja) | Ｄａ変換器 | |
| JP2001156639A (ja) | ディジタル／アナログ変換器 | |
| US5136293A (en) | Differential current source type d/a converter | |
| JPH0621814A (ja) | 正及び負のデジタル入力値の両方に対し精密な直線出力を有するデジタル・アナログ変換器 | |
| JP2710507B2 (ja) | 増幅回路 | |
| JP3657580B2 (ja) | 段階的０データ検出ミュート回路 | |
| JPS636170B2 (ja) | ||
| JPH10112654A (ja) | 電流セグメント方式ディジタル・アナログ変換器 | |
| JP2001292065A (ja) | ディジタル／アナログ変換器 | |
| JPH10335958A (ja) | トランスコンダクタンス可変方法及びその回路、並びにそれを用いる可変帯域フィルター及び可変利得増幅器 | |
| JP4330232B2 (ja) | 電流モードｄ／ａ変換器 | |
| JP3140399B2 (ja) | 演算増幅器を有する回路装置 | |
| JPH11261420A (ja) | ディジタル／アナログ変換器 | |
| JPH0730427A (ja) | Ｄ／ａ変換回路 |