JPH0213096A - 電子交換機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はＩ　ＳＤＮ用の電子交ｔＡ機の改良に関するも
のである。

（従来の技術） 近年、通信技術の進歩や通信形態の多様化に伴い、種々
の通信ネットワードクシステムが開発されているが、そ
の中に統合サービスディジタル、＃　（Ｉ　Ｓ　Ｄ　Ｎ
　；　Ｉｎｔｅｇｒａｔｅｄ　５ｅｒｖｉｃｅ　Ｄｉａ
ｉｔａｌＮｅｔｗ′Ｏｒｋ　）がある、このＩ　ＳＤＮ
は電話、データ、ファクシミリ通信やその池、各種通信
処理サービスを一つのディジタル通ｆ８ｍＭで統合して
提供しようとするものであり、このＩ　ＳＤＮを使用し
た通信システムはディジタル回線交換網やパケット交換
網、共通線信号ｉｌＩ算が接続されるＩ　ＳＤＮ交換機
を用い、このＩ　ＳＤＮ交換機に対し、加入者線（局側
回線）を介してユーザ宅内の電話袋！やファクシミリ装
！、ボイスメール装置等の通信端末を接続する。そして
、各加入者線毎に複数の通信チャンネルを時分割多重化
し、これらの通信チャネルを選択的に使用して通信端末
装置間で所望の通信を行っている。Ｉ　ＳＤＮのインタ
ーフェースはチャネル構成により基本インターフェース
とか１次群インターフェースと云うように分類され、例
えは、伝送速度が１９２にビット／秒の基本インターフ
ェースでは、６４にビット／秒のＢチャネル二つと、１
６にビット／秒のＤチャネル−つとを時分割多重化し、
これらのチャネルを使用してデータや音声等の伝送を行
う。また、−次群インターフェースではＢチャネルが二
十三とＤチャネル−つとを持つ、尚、Ｂチャネルとは回
線交換用チャネルのことであり、Ｄチャネルとはパケッ
ト交換または制御信号伝送用チャネルのことである。

ところで、近年においてはＩ　ＳＤＮに対応する通信機
器の研究・開発が活発であり、通信端末装置のみならず
、構内交換機（ＰＢＸ）をも含めた横内システムをＩ　
ＳＤＮに対応させ、高度な音声・データ統合サービスを
実現しようとする動きも盛んである。

その中で、Ｉ　ＳＤＮ用ディジタルトランク（以下ディ
ジタルトランクと称する）を有するＩ　ＳＤＮ対応の電
子交換機の従来例を第５図、第６図に示す。

基本的な構成は、第５図に示すように、標準電話機や多
機能電話機が収容されるラインカード６、アナログ回線
が収容されるアナログトランクカード７、またディジタ
ル回線を収容するための、Ｓインターフェース、Ｔイン
ターフェース、Ｕインターフェースなどのディジタルト
ランクカード８があり、交換機１システムに多数収容さ
れる。また、これらラインカード６やトランクカード７
゜８を制御し交換動作を行うコモン系の回路として、ラ
インカード６やトランクカード７．８より入出力される
音声またはデータなどのＰＣＭデータを交換するために
内部バスの時分割切換えを行う時分割スイッチ３と、交
換動作等の制御をする等、制御の中枢を担う中央制御Ｃ
ＰＵ回路（ＣＰＵ）４がある。さらに、各ラインカード
６やトランクカード７．８と各チャネル単位でのデータ
授受を行い、時分割多重伝送制御するために時分割スイ
・ブチ（以下、ＴＳＷと称する）３を駆動するクロック
信号として周波数ｆなるクロック信号が用いられるが、
このクロック信号のうちの非常用のクロック信号を発生
するクロック発振器１が設けられる他、通常用のクロッ
ク信号としてディジタルトランクカード８が出力する後
述の８　ｋＨｚ抽出クロックをもとに上記周波数でなる
ＰＬＬ作成クロック信号を作成するＰＬＬ　（フェーズ
ロックドループ）回路５を備えており、また、これらの
クロック信号のうち、ＰＬＬ作成りロック信号を監視し
てこれが正常ならばＰＬＬ回路５の出力するＰ　Ｌ　Ｌ
　、ｆｔ！成りロック信号を選択してＴ　Ｓ　Ｗ　３に
与え、また、ＰＬＬ作成クロック信号が異常を来たした
ときはクロック発振器１の出力するクロック信号を選択
してＴＳＷ３に与える切換器２を有している。

第６図はディジタルトランクカード８の構成を示すブロ
ック図であり、９はジッター及スリップバッファで、Ｐ
ＣＭハイウエイクロヅクツクＣＭハイウェイの送受信信
号、フレーム同期信号等に対しジヅターやスリップなど
を抑制するためのノくッファである。１０はディジタル
回線インターフェースであり、前記ジヅター＆スリップ
バッファ９とディジタル回線（宅内回線終端装置）との
間での信号授受のインターフェースをとるものである。

１１はこのディジタルトランクカード８内における制御
の中枢を担うものであり、１２はディジタル回線から得
た信号より、クロックを抽出するクロック抽出回路であ
り、１３はこのクロックより８ｋＨ２のクロックを作成
するカウンタである。

このような構成において、ディジタル回線とデータや信
号の授受を行うデイジタルトランクカ−ド８は制御ＣＰ
Ｕ回路１１の制御のもとにディジタル回線インターフェ
ース１０によりシグナリング情報やＰＣＭデータ化され
た音声信号などの情報をＴＳＷ３による時分割制御に合
わせてフレーム同期をとりながら送受する。また、ディ
ジタル回線の信号によりクロック抽出回路１２はクロッ
クを抽出し、これを８　ｋ）ｌｚカウンタ１３により８
ｋＨｚ抽出クロツクとして得、これをＰＬＬ回路５に送
ってＴＳＷ用のクロックであるＰＬＬ作成りロックを作
り出す。

このようにディジタルトランクが正常に動作していれば
ディジタルトランクカード８は、ディジタル回線より送
られるキャリアよりクロックを抽出するので、ＰＬＬ回
路５が動作し、このときはＰＬＬ回路５で生成されたＰ
ＬＬ作成りロックが正常であることから、切換８２はＰ
ＬＬｌ１ｉ］路５／ｌ！１に切り換えられ、ＴＳＷ３は
このＰＬＬ作成りロックにより動作する。そして、ＴＳ
Ｗ３はこの入力されるクロックに基づいて所定の同期信
号を作ることになる０例えばＴＳＷ３に入出力される各
種クロックは第７図の如きであって、図のフレーム同期
信号はＴＳＷ３のフレーム同期信号として出力され、通
常１２５μ秒毎に負極性パルスとして出力される。この
負極性パルスがアクティブである。ここで切換回路２は
ＰＬＬ回路５の出力がダウンした場合、ＴＳＷ３のクロ
ックが停止しないように、ＰＬＬ作成りロックの異常を
検出し、異常かあればクロック発振器ｌｌ１１！ｌに切
り換える機能を持たせである。

従って、ＰＬＬ作成りロックがダウンしたときは内部発
Ｓ回路であるクロック発振器ｌの出力クロックをＴＳＷ
３に供給してこれを動作させるようにする。

このようにディジタルトランクが正常に動作している場
合、ＰＬＬ回路５のＰＬＬ作成りロックを用いる理由は
、ディジタル回線のキャリアとの位相−同期をとるため
である。具体的な例としてディジタル回線から送られる
データの伝送速度を考えてみると、１次群インターフェ
ースでは１．５４４Ｈｂｐｓであり、１チヤネルあたり
６４　ｋｂｐｓが２４ｃｈ（但し、ｃｈはチャネル）多
重化されている。すなわち、電子交換機においては第７
図に示すように各々チャネル毎のＰＣＭデータの書き替
えは１２５μｓのフレーム同期信号（第７図（ｂ））に
同期して１２５μｓごとに行われ、特殊な用途でない電
子交換機であれば内部のＰＣＭ　（パルスコード変調信
号）ハイウェイもｌｃｈあたり６４　ｋｂｐｓである（
第７図（Ｃ）参照）、そして、ＰＣＭハイウニ、イの送
信／受信はディジタル回線のキャリアとの位相同期のも
とにクロック信号によりＴＳＷ３を切換えて行わなけれ
ばならない、しかし、交換機内蔵のクロック発振器１よ
り得られるクロック信号により動作した場合、ＰＣＭデ
ータの伝送速度がディジタル回線の速度と微妙に異なる
ことが避けられないため、位相同期が行えない。

このような場合、両者データ伝送にはスリップを生じる
。

例えばディジタル回線の伝送速度より交換機側の伝送速
度が速ければ交換機はディジタル回線より伝送されるデ
ータが書き替わらないうちに２度アクセスする可能性が
ある。またこれとは逆に、交換機側が遅ければデータを
交換機がアクセスしないうに新しいデータに書き替えら
れる可能性がある０以上はデータの受信についてである
か送信に対しても同様な現象が生じる。

以上のように従来のディジタルトランクが備わった電子
交換機ではスリップの発生を防止するためにＰＬＬ回路
を必要としていた。

このために回線収容数が３００〜５００ボ一ト以上で時
分割スイッチの通話路方式を１段のノンブロッキング方
式でサポートするためには、時分割スイッチのクロック
としてｌ０ＨＨ２以上が必要となり、ディジタルＰＬＬ
回路によって構成するためには１００　ＭＨｚ程度の水
晶振動子を必要とするために、一般的にＶＣＸＯ（を圧
制御水晶発振器）を用いたアナログ型のＰＬＬ回路を利
用している。

そのなめ、交Ｗ４機の大型化を招くと共に周波数の追随
時間やノイズによる誤動作など交換機の信頼性を低下さ
せるという不具合を生じていた。

（発明が解決しようとする課題） 上述の如く、従来のディジタルトランクが備えられた電
子交換機では、内部発振回路であるクロック発振器の出
力から作られたＰＣＭハイウェイの周波数とディジタル
トランクカードから入出力されるＰＣＭハイウェイの周
波数が微妙に異なるために、位相同期が行えないことか
ら、ディジタル回線よりクロックを抽出し、これより交
換機内部の各回路駆動用のクロックを作成する。そして
、ディジタル回線より抽出したクロックに異常が生じた
時のために内部発振回路を用意し、非常時にはこの内部
発振回路の出力クロックを利用するようにする。

すなわち、ディジタルトランクを有する従来の電子交換
機はディジタルトランクカードによってディジタル回線
から抽出した８　ｋＨ２の抽出クロックをＰＬＬ回路に
より、内部発振回路の出力クロックと同じ周波数のクロ
ックを作り、これを交換機内部の動作に使用する。そし
て、この方式の場合、ＰＬＬ回路出力クロックを監視し
て当該クロックが停止したとき、内部発振回路の出力ク
ロックに切換えるようにして、ディジタルトランクカー
ドのプラグアウト時、あるいはディジタル回線やディジ
タルトランクカードの故障時に対処するようにしている
。そして、上述したようにスリップの発生を防止するた
めにＰＬＬ回路を用いている。

このために回線収容数が３００〜５００ボ一ト以上で時
分割スイッチの通話路方式を１段のノンブロッキング方
式でサポートするためには、時分割スイッチのクロック
としてＩＯＭＨ２以上が必要となり、ディジタルＰＬＬ
回路によって構成するためには１００　ＭＨｚ程度の水
晶振動子を必要とするために、−ａ的に電圧制御水晶発
振器を用いたアナログ型のＰＬＬ回路を利用している。

そのため、交換機の大型化を招くと共に周波数の追随時
間やノイズによる誤動作など交換機の信頼性を低下させ
るという不具合を生じていた。

そこでこの発明の目的とするところは、ＰＬＬ回路を用
いずにスリップの発生を抑えることができるようにし、
信頼性の向上と小型化を図ることかできるようにした電
子交換機を提供することにある。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するため、本発明は次のように構成する
。すなわち、システム内の基準クロックを発生する発振
回路と、ディジタル回線より抽出したクロック信号より
前記基準クロックと同一周波数の基準クロックを作成す
るクロック生成回路と、前記クロｙり生成回路の出力ク
ロックの異常を監視し、通常時は前記クロック生成回路
出力クロックを選択すると共に異常検出時には前記発振
回路の出力する基準クロックに切換える切換手段とを有
し、この切換手段を介して駆動用クロックを得、これに
基づきフレーム同期信号を作成してフレーム同期をとり
つつ時分割多重化伝送の処理を行う時分割スイッチの駆
動用クロックとするようにした電子交換機において、前
記クロック生成回路は前記ディジタル回線における伝送
速度より速く設定した周波数のクロックを発生するクロ
ック発生手段と、前記フレーム同期信号の非アクティブ
期間及び前記ディジタル回線抽出クロックの出力期間、
前記クロック発生手段の出力クロックを抽出し、この抽
出クロックを前記駆動用クロックとして前記切換手段に
与えるゲート回路とを設ける。

（作　用） このような構成において、前記基準クロックは前記ディ
ジタル回線における伝送速度より速く設定してあり、ま
た前記クロック生成回路は前記基準クロック周波数のク
ロックを発生するクロック発生手段を設けて、このクロ
ック発生手段の出力クロックをゲート回路によりフレー
ム同期信号の非アクティブ期間及び前記ディジタル回線
抽出クロックの出力期間に抽出し、この抽出クロックを
時分割スイッチの駆動用クロックとして前記切換手段に
与える。

すなわち、本発明では、ディジタル回線によって伝送さ
れるＰＣＭデータの伝送速度よりも、時分割スイｙチの
動作速度を同期外れの生じない範囲で速め、上記ＰＣＭ
データの書き換えが行われるまで、時分割スイッチを停
止しておき、書き換えが行われた後に、再び時分割スイ
ッチを動作させるようにしているのでスリ・ｙグが生ぜ
ず、しかも、ＰＬＬ回路を不要にすることができる。

（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。第１図は本発明による電子交換機の基本的な構成を
示すブロック図であり、図に示すように、ａ！準霊話典
や多ｔｍ能電話機が収容されるラインカード６、アナロ
グ回線が収容されるアナログ小ランクカード７、またデ
ィジタル回線を収容するためのインターフェースである
ディジタルトランクカード８があり、これらは交換機１
システムに多数収容しである。また、これらラインカー
ド６やトランクカード７．８を制御し交換するために内
部バスの時分割切換を行う時分割スイッチ３と、交換動
作等の制御する等、制御の中枢を担う中央制御ＣＰＵ回
路（ＣＰｔＪ）４があり、ここまでの構成は先に説明し
た従来例と基本的には変らない。更に、各ラインカード
６やトランクカード７．８と各チャネル単位でのデータ
授受を行い、時分割多重伝送制御するために時分割スイ
ッチ（以下、ＴＳＷと称する）３を駆動するクロック信
号として周波数でなるクロック信号が用いられるが、こ
のクロック信号のうちの非常用のクロック信号を発生す
るクロック発振器１が設けられる点も変らないが、本発
明では従来のＰＬＬ回路５に代えて通常用のクロック信
号としてディジタルトランクカード８が出力する８　ｋ
Ｈｚ抽出クロックをらとに上記周波数ｆなるクロック信
号を作成するクロック生成回路５０を設けており、また
、これらのクロック信号のうち、クロック生成回路５０
の出力するクロック信号を監視してこれが正常ならば当
該クロック生成回路５０の生成りロック信号を選択して
ＴＳＷ３に与え、また、当該生成りロック信号が異常を
来たしたときは、クロック発振器１の出力するクロック
信号を選択してＴＳＷ３に与える切換器２を用いてＴＳ
Ｗ３に与えるクロック信号を選択切換えするようにして
いる。

第２図は本発明で用いる前記クロック生成回路５０の構
成を示す図であり、図中１４はＦなる所定周波数の基準
クロック信号を発生する水晶発振器、１５はディジタル
トランクカード８から出力される８　ｋＨｚ抽出抽出ク
ロハク入力端子に入力され、水晶発振器１４の出力する
基準信号に同期して動作してこれらよりクロックの送出
タイミングを作成するＤ型フリップフロップ、１６はＴ
ＳＷ３の出力するフレーム同期信号と前記り型フリップ
フロップ１５の出力のＯＲ論理をとるＯＲゲート、１７
はこのＯＲゲート１６の出力と前記水晶発振器１４の出
力する基準クロック信号のアンド論理をとることにより
クロック停止／送出をコントロールするＡＮＤゲートで
あり、このＡＮ’Ｄゲート１７の出力はＴＳＷ動作用の
クロック（前記生成りロック信号）として切換器２に送
られる。

従って、前記ＴＳＷ３より送出されるフレーム同期信号
が非アクティブの期間及び８　ｋＨｚ抽出抽出クロハク
Ｈ”の期間は前記ＡＮＤゲート１７を介して得られる水
晶発振器１４からの基準信号を切換器２にＴＳＷクロッ
クとして与える構成となっている。

第３図は本発明の実施例における動作タイミングを示し
たものであり、（ａ）〜（Ｃ）は全体的な様子を、また
（（１）〜（ｈ）は詳細な変化をそれぞれ示している。

また、第４図は安定状態に到達するまでの動イやである
同期過程を示したものである。

これらを参照して本発明装置の動作を説明する。

このような構成において−ディジタル回線とデータや信
号の授受を行うディジタルトランクカード８は制御ＣＰ
ｔＪ回路１１の制御のもとにディジタル回線インターフ
ェース１０によりシグナリング情報やＰＣＭデータ化さ
れた音声信号などの情報をＴＳＷ３による時分ｖｉ副制
御合わせてフレーム同期をとりながら送受する。まな、
ディジタル回線の信号によりクロック抽出回路１２はク
ロックを抽出し、これを８　ｋＨｚカウンタ１３により
８ｋＨｚ抽出クロツクとして得、これをクロック生成回
路５０に送って同期用のクロック信号を得るようにする
。

ここで、クロック生成回路５０の動作を詳しく説明して
おく。

第２図において８　ｋＨｚ抽出クロックは、例えは１次
群インターフェースでは１．５４４ＨＨｚのクロツク抽
出を行った後、１９３進カウンタで分周することにより
作られている。

定常的に第２図の回路が動作している時は、上記８　ｋ
Ｈｚ抽出クロックが１２５μｓ毎に、第３図ｆａ）　、
　（ｄ）に示すように“Ｌ”レベルから”Ｈ”レベルに
変化しているので、水晶発振器１４出力の立ち下がりに
よって、クロック送出タイミング用のＤ型フリップフロ
ップ１５の出力を変化させるようにして水晶発振器１４
の出力（第３図（ｅ））に同期をとっている６次にこの
Ｄ型フリップフロップ１５の出力が“Ｈ”レベルとなれ
ばこの出力はＯＲゲート１６を通過しクロック停止／送
出用ＡＮＤゲート１７を開くことから、水晶発振器１４
出力は次の立ち上り分から、ＡＮＤゲート１７を通過し
ＴＳＷクロックを送出する（第３図（ｂ）　、　（＋；
＋）参照）。このＴＳＷクロックの送出によって時分割
スイッチ（Ｔ　Ｓ　Ｗ　）か動作する。そして８ｋＨｚ
抽出クロツクがＨ”であるか、ＴＳＷ３の出力するフレ
ーム同期信号が非アクティブの期間、ＡＮＤゲート１７
を介して出力される水晶発振器１４の出力を切換器２を
介してＴＳＷ３にＴＳＷクロックとして与える。８ｋＨ
ｚ抽出クロツクが“Ｌ”となり、フレーム同期信号がア
クティブになるとアンドゲート１７は閉じるので水晶発
振器１４の出力は阻止され、ＴＳＷクロックは停止され
ることになる。そして、フレーム同期信号か非アクティ
ブとなるか、次の８　ｋＨｚ抽出クロックが“Ｈ”レベ
ルとなるまでこの状態を保つ。通常、交換機内部のタイ
ミングは８ｋＨｚ抽出クロツクを基準にしているため、
第７図に示すように１２５μｓｅｃを１フレームとして
動作しているか、第２図の回路ではフレーム同期信号か
アクティブとなったことで、すでに８ｋＨｚ抽出クロッ
クは“Ｌ“レベルとなっているため、ＯＲゲート１６の
出力は“し“レベルとなる。この結果、ＴＳＷクロック
の送出を停止する。そして、再び８　ｋＨｚ抽出クロッ
クが“Ｈ”レベルになれば復帰して上記の動作を繰り返
す。第３図にその動作タイミングを示す。

以上のように同期するが、第２図の構成において同期す
るためには８　ｋＨｚ抽出クロックよりもフレーム同期
信号のアクティブになるタイミングの方が速く、さらに
８　ｋＨ２抽出クロックがＨ″から“Ｌ”に変化した後
にフレーム同期信号がアクティブとなるように水晶発振
器１４の周波数を定める必要がある。

次に水晶発振器１４の周波数について説明する。

例えばディジタル回線のキャリアの周波数誤差を±ε１
１）Ｄｌｌとし、ＴＳＷ３の駆動クロックＣＬＫの周波
数をｆとすると水晶発振器１４の周波数Ｆは、１２５μ
ｓ　／２＞Ｆ＞ｆ　（１＋ｌε１１）なる関係に保つ必
要がある。しかしＦにも±ε２ｐａ１１の誤差を含むた
め、１２５μＳ／２〉Ｆ（１−１ε２　１＞ｆ　（１＋
ｌε、１）とする。

一般的にＴＳＷのクロックでは６４　ｋＨｚの正数倍が
用いられ、１２．２８８ＨＨｚのクロックが用いられる
場合にε１＝±１００ＤＤＩＩ、ε２＝±１００　ＣＤ
Ｉ。

マージンを１００ρｐ１以上とすると、水晶発振器１４
の発振周波数は約１２．３０ＭＨｚあれば良い、またε
１．ε２は非常に小さいのでｆ＝Ｆの関係が成り立ち、
従って水晶発振器１４の出力クロックはｆ　（１十ｌε
１１＋１ε２１＋マージン）によって求められる値の発
振周波数を用いれば、同期はずれを生じない。

しかし、上記水晶発振器１４に１２．３８Ｈ２を用いた
場合には１２５μＳｅｃに１．５クロック分の進みが発
生するので、フレーム同期送出口路１８より出力される
１フレ一ム同期信号によってＡＮＤゲート１７を制御す
ることにより、３フレームの間に２０クロツクを停止さ
せ、これによって同期を保つようにする。このためにデ
ィジタルトランクインターフェース８と交換機のＰＣＭ
ハイウェイ間のＰＣＭデータの伝送にジッターを生じる
。しかし通常のＰＬＬ回路を用いた場合も位相誤差があ
るためジッターを生じ、昔通第６図に示すようにシンタ
ー及スリップバッファ９によってジッターを吸収する０
本方式も、同様にジッターバッファ９によってジッター
は吸収できる。

尚、時分割で授受される音声データについては図示しな
いＰＣＭコーデックによりＰＣＭデータから音声信号に
、また音声信号からＰＣＭデータに変換されることにな
るが、上述した本装置におけるＰ　ＣＭコーデックの動
作に対する影響を考えてみるとサンプリング周波数は１
２５μｓで変化しないが、Ｐ　ＣＭハイウェイとのイン
ターフェースであるＰＣＭコーデック内のＰ（パラレル
）−８（シリアル）変換回路及びＳ−Ｐ変換回路の動作
速度が上記説明した水晶発振器１４を用いた場合、最大
で約＋１０００　Ｄｐｌである。この程度であれば一般
的にスベツク上問題なしに動作する。

次に本方式では８ｋＨｚ抽出クロツクにある程度の時間
経過後、常に同期するようになっているが、非同期状態
から同期する過程について以下に説明する。

例えば第２図の構成の場合では、フレーム同期信号が抽
出クロックの“Ｈ”レベル時に発生する場合と“し”レ
ベル時に発生する場合とによって同期過程が異なるが、
第一にまず“Ｈ”レベル時にフレーム同期信号がアクテ
ィブになった場合、ＴＳＷクロックはこの状態では停止
しないのでフレーム同期信号の発生は１２５μｓｅｃよ
り速く現われる。しかし、タイミングが徐々にずれてゆ
き、やがである程度の時間経過によって８　ｋＨｚ抽出
クロりクが“Ｌ”レベル時にフレーム同期信号が発生す
るように推移する。従ってＴＳＷクロックを停止するよ
うになって同期状態となる０次に８ｋｌｌＺ抽出クロツ
クが°′Ｌ″レベル時にフレーム同期信号かアクティブ
になった場合、ＴＳＷクロックの送出は停止し、８　ｋ
Ｈ２抽出クロックが“Ｈ”合長くとも約６２．５μｓで
同期を行える。これは８ｋＨｚクロンクの半分即ち６２
，５μｓである。さらに前記第１の場合では、次式 ％式％（１） で示される時間以内に同期状態に入る。

ここでεは水晶発振器１４の出力と通常用いられるＴＳ
Ｗのクロックとの誤差であり、水晶発振器１４の出力周
波数Ｆ＝１２．］４Ｈ２、ＴＳＷ３の動作クロックｆ　
＝　１２．２８８８Ｈｚとして、また、ディジタル回線
側の誤差を±１００１）ｐＩとし、Ｆの誤差ら±１００
　ｐｐＩとすると、Ｆとｆの間には＋１０００ｐｐｌの
誤差であるから最小でらε＝　８００　ｐｐｉとなる。

この例では上式より約８０ｎｓで同期状態に入ることが
可能である。

以上の同期過程を第４図に示す。

このように本装置はシステム内の基準クロックを発生す
る発振回路と、ディジタル回線より抽出した抽出クロッ
ク信号より前記基準クロックと同一周波数の基準クロッ
クを作成するクロック生成回路と、前記クロック生成回
路の出力クロックの異常を監視し、通常時は前記クロｙ
り生成回路出力クロックを選択すると共に異常検出時に
は前記発振回路の出力する基準クロックに切換える切換
手段とを有し、この切換手段を介して駆動用クロックを
得、これに基づきフレーム同期信号を生成してフレーム
同期をとりつつ時分割多重化伝送の処理を行う時分割ス
イッ゛チの駆動用クロックとするようにした電子交換機
において、前記クロック生成回路は同期の外れない範囲
で前記ディジタル回線における伝送速度より速く設定し
た周波数のクロックを発生するクロック発生手段と、前
記フレーム同期信号の非アクティブ期間及び前記ディジ
タル回線抽出クロックの出力期間、前記クロック発生手
段の出力クロックを抽出し、この抽出クロックを前記駆
動用クロックとして前記切換手段に与えるゲート回路と
より構成したものである。

そして、前記クロック生成回路は前記ディジタル回線に
おける伝送速度より速い周波数のクロックを発生するク
ロック発生手段の出力クロックをフレーム同期信号の非
アクティブ期間及び前記ディジタル回線抽出クロックの
出力期間、ゲート回路により抽出し、この抽出クロック
を時分割スイ・ｙチの駆動用クロックとして前記切換手
段に与えるように動作する乙のである。

すなわち、木製！では、ディジタル回線によって伝送さ
れるＰＣＭデータの伝送速度よりも、時分割スイッチの
動作速度を同期外れの生じない範囲で速め、上記ＰＣＭ
データの書き換えが行われるまで、時分割スイッチを停
止しておき、書き換えが行われた後に、再び時分割スイ
ッチを動作させるようにしているのでスリップが生ぜず
、しかも、ＰＬＬ回路を不要にすることができる。また
、時分割スイッチの動作速度種度のクロックを駆動クロ
ックとして生成すれば良いので、必要以上に高い周波数
の発振器を必要とせず、高周波数の発振器を用いたアナ
ログＰＬＬ回路を不要とすることとあいまって、装置の
大型化及び信頼性の低下を防止できるようになる。

［発明の効果］ 以上説明したように、本発明はディジタル回線側の伝送
速度と交換機の伝送速度との同期を、交換機の時分割ス
イッチの交換速度を上げ、ディジタル回線から抽出し作
成した１２５μＳｅｃごとに発生するクロックに同期し
て動作させるようにしているので、スリップは生ぜず、
しかも、ＰＬＬ回路を使用しないで交換機とディジタル
回線との同期を収ることができ、時分割スイッチのクロ
ック周波数が高いために発生する同期回路の大型化の防
止、またアナログＰＬＬ回路を使用することによる追随
時間やノイズによる誤動作など交換機の信頼性を下げる
要因を取り除ける利点が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す概略的なブロック図、
第２図はクロック生成回路の構成例を示すブロック図、
第３図は第２図に示す回路における安定時の動作タイミ
ングを示すタイムチャート、第４図は第３図に示す安定
状態に達する過程を説明するための同期過程のタイミン
グ図、第５図はディジタルトランクの備わった従来の電
子交換機の構成を示すブロック図、第６図はディジタル
１−ランクの内部構成例を示すブロック図、第７図は交
ｔＩＡ機内部のタイミング例を示す図である。 １・・・発振器（ＣＬＫ）、２・・・切換器、３・・・
時分割スイッチ（ＴＳＷ）　、４・・・中央制御ＣＰＵ
回１ｉ４　（ＣＰＵ）　、５・・・ＰＬＬ回路、６・・
・ラインカード、７・・・アナログトランクカード、８
・・・ディジタルトランクカード、９・・・ジ／ター＆
スリップバッファー、１０・・・ディジタル回線インタ
ーフェース、１１・・・制御３１Ｉｃｐｕ回路、１２・
・・クロック抽出回路、１３・・・８　ｋＨｚ作成カウ
ンタ、１４・・・発振器、１５・・・クロック送出タイ
ミング用り型フリツプフロツプ、１６・・・ＯＲゲート
、１７・・・クロック停止／送出用のＡＮＤゲート、５
ｏ・・・クロック作成回路。 出願人代理人　弁理士　鈴江武彦 第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 システム内の基準クロックを発生する発振回路と、ディ
   ジタル回線より抽出したクロック信号より前記基準クロ
   ックと同一周波数の基準クロックを作成するクロック生
   成回路と、前記クロック生成回路の出力クロックの異常
   を監視し、通常時は前記クロック生成回路出力クロック
   を選択すると共に異常検出時には前記発振回路の出力す
   る基準クロックに切換える切換手段とを有し、この切換
   手段を介して駆動用クロックを得、これに基づきフレー
   ム同期信号を作成してフレーム同期をとりつつ時分割多
   重化伝送の処理を行う時分割スイッチの駆動用クロック
   とするようにした電子交換機において、 前記クロック生成回路は前記ディジタル回線における伝
   送速度より速く設定した周波数のクロックを発生するク
   ロック発生手段と、前記フレーム同期信号の非アクティ
   ブ期間及び前記ディジタル回線抽出クロックの出力期間
   に前記クロック発生手段の出力クロックを抽出し、この
   抽出クロックを前記駆動用クロックとして前記切換手段
   に与えるゲート回路とより構成することを特徴とする電
   子交換機。