JPH0213317B2 - - Google Patents
Info
- Publication number
- JPH0213317B2 JPH0213317B2 JP57146573A JP14657382A JPH0213317B2 JP H0213317 B2 JPH0213317 B2 JP H0213317B2 JP 57146573 A JP57146573 A JP 57146573A JP 14657382 A JP14657382 A JP 14657382A JP H0213317 B2 JPH0213317 B2 JP H0213317B2
- Authority
- JP
- Japan
- Prior art keywords
- screen
- pixel data
- crt
- memories
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
この発明はCRTデイスプレイコントロール装
置に関し、特に、ラスタスキヤン形のカラー
CRTデイスプレイ装置にパーソナルコンピユー
タを接続して所望のキヤラクタあるいはグラフな
どを表示するようなCRTデイスプレイコントロ
ール装置の改良に関する。
置に関し、特に、ラスタスキヤン形のカラー
CRTデイスプレイ装置にパーソナルコンピユー
タを接続して所望のキヤラクタあるいはグラフな
どを表示するようなCRTデイスプレイコントロ
ール装置の改良に関する。
最近ではパーソナルコンピユータが一般の家庭
内においても用いられるようになつてきている。
そして、家庭用のカラーテレビジヨン受像機を
CRTデイスプレイ装置としてパーソナルコンピ
ユータに接続し、パーソナルコンピユータからの
データをカラーテレビジヨン受像機に表示するこ
とが試みられるようになつてきている。
内においても用いられるようになつてきている。
そして、家庭用のカラーテレビジヨン受像機を
CRTデイスプレイ装置としてパーソナルコンピ
ユータに接続し、パーソナルコンピユータからの
データをカラーテレビジヨン受像機に表示するこ
とが試みられるようになつてきている。
第１図は従来のパーソナルコンピユータをカラ
ーテレビジヨン受像機に接続した状態を示す概要
図である。第１図において、キーボード１から入
力されたデータをパーソナルコンピユータ２に入
力すると、そのデータが処理されてカラーテレビ
ジヨン受像機３に表示させるためのＲ，Ｇ，Ｂ信
号がテレビジヨン回路３１に含まれるマトリクス
回路３２に与えられる。そして、マトリクス回路
３２を介してＲ，Ｇ，Ｂ信号がブラウン管３３に
与えられ、所望のキヤラクタあるいはグラフなど
が表示される。
ーテレビジヨン受像機に接続した状態を示す概要
図である。第１図において、キーボード１から入
力されたデータをパーソナルコンピユータ２に入
力すると、そのデータが処理されてカラーテレビ
ジヨン受像機３に表示させるためのＲ，Ｇ，Ｂ信
号がテレビジヨン回路３１に含まれるマトリクス
回路３２に与えられる。そして、マトリクス回路
３２を介してＲ，Ｇ，Ｂ信号がブラウン管３３に
与えられ、所望のキヤラクタあるいはグラフなど
が表示される。
ところで、最近ではマイクロプロセツサと
CRTデイスプレイとの間に接続されて、比較的
簡単にデータをCRTデイスプレイに表示するた
めに、１チツプ化されたCRTコントローラ（た
とえば日立製HD46505S）が用いられている。
CRTデイスプレイとの間に接続されて、比較的
簡単にデータをCRTデイスプレイに表示するた
めに、１チツプ化されたCRTコントローラ（た
とえば日立製HD46505S）が用いられている。
第２図は上述のCRTコントローラを用いた
CRTデイスプレイコントロール装置の概略ブロ
ツク図である。次に、第２図を参照してCRTコ
ントローラ４２を用いたCRTデイスプレイコン
トロール装置４について説明する。CRTコント
ローラ４２は基本的に、画面メモリ４６ないし４
８からデータを読出すためのメモリアドレス信号
MA0ないしMA13を出力する機能と、CRTデイ
スプレイ５４に対して水平および垂直の周期をか
ける機能と、水平および垂直の帰線期間を示す機
能と、CRT５４の画面にカーソルを表示する機
能と、その他にライトペン（図示せず）からの信
号を受ける機能とを有している。そして、この
CRTコントローラ４２は内部レジスタ群と、水
平方向および垂直方向のタイミング発生回路と、
リニアアドレスジエネレータと、カーソル制御回
路と、ライトペン検出回路とを含んで構成されて
いる。CRTコントローラ４２はアドレスバスAB
およびデータバスDBを介してCPU４１に接続さ
れる。そして、CRTコントローラ４２は発振回
路４３から出力されかつカウンタ４４で分周され
たクロツク信号に同期したタイミングで動作を達
成する。すなわち、CRTコントローラ４２はメ
モリアドレス信号MA0ないしMA13をマルチプレ
クサ４５に与える。マルチプレクサ４５には
CPU４１からアドレス信号A0ないしA15が与えら
れる。マルチプレクサ４５はいずれかのアドレス
信号を選択して画面メモリ４６ないし４８に与え
る。
CRTデイスプレイコントロール装置の概略ブロ
ツク図である。次に、第２図を参照してCRTコ
ントローラ４２を用いたCRTデイスプレイコン
トロール装置４について説明する。CRTコント
ローラ４２は基本的に、画面メモリ４６ないし４
８からデータを読出すためのメモリアドレス信号
MA0ないしMA13を出力する機能と、CRTデイ
スプレイ５４に対して水平および垂直の周期をか
ける機能と、水平および垂直の帰線期間を示す機
能と、CRT５４の画面にカーソルを表示する機
能と、その他にライトペン（図示せず）からの信
号を受ける機能とを有している。そして、この
CRTコントローラ４２は内部レジスタ群と、水
平方向および垂直方向のタイミング発生回路と、
リニアアドレスジエネレータと、カーソル制御回
路と、ライトペン検出回路とを含んで構成されて
いる。CRTコントローラ４２はアドレスバスAB
およびデータバスDBを介してCPU４１に接続さ
れる。そして、CRTコントローラ４２は発振回
路４３から出力されかつカウンタ４４で分周され
たクロツク信号に同期したタイミングで動作を達
成する。すなわち、CRTコントローラ４２はメ
モリアドレス信号MA0ないしMA13をマルチプレ
クサ４５に与える。マルチプレクサ４５には
CPU４１からアドレス信号A0ないしA15が与えら
れる。マルチプレクサ４５はいずれかのアドレス
信号を選択して画面メモリ４６ないし４８に与え
る。
画面メモリ４６ないし４８はCRTデイスプレ
イ５４にカラーのキヤラクタあるいはグラフなど
を表示するために、Ｒの画素データとＧの画素デ
ータとＢの画素データとをそれぞれ個別的に記憶
するために設けられる。これらの画面メモリ４６
ないし４８は、たとえば320×200ドツトで１画面
を構成したとすると、それぞれ8Kバイトの３つ
のメモリによつて構成される。そして、画面メモ
リ４６ないし４８はアドレスABを介して入力さ
れたアドレス信号をデコードするデコーダ４９に
よつて選択される。画面メモリ４６ないし４８か
ら読出されたビツト並列のＲ，Ｇ，Ｂの画素デー
タは並直変換回路５０ないし５２によつてビツト
直列の信号に変換され、ビデオコントロール５３
に与えられる。ビデオコントロール５３には
CRTコントローラ４２から水平同期信号および
垂直同期信号が与えられる。したがつて、ビデオ
コントロール５３は水平および垂直同期信号に基
づいて、ビツト直列の画像データをCRTデイス
プレイ５４に与えて所望のキヤラクタあるいはグ
ラフなどで表示させる。
イ５４にカラーのキヤラクタあるいはグラフなど
を表示するために、Ｒの画素データとＧの画素デ
ータとＢの画素データとをそれぞれ個別的に記憶
するために設けられる。これらの画面メモリ４６
ないし４８は、たとえば320×200ドツトで１画面
を構成したとすると、それぞれ8Kバイトの３つ
のメモリによつて構成される。そして、画面メモ
リ４６ないし４８はアドレスABを介して入力さ
れたアドレス信号をデコードするデコーダ４９に
よつて選択される。画面メモリ４６ないし４８か
ら読出されたビツト並列のＲ，Ｇ，Ｂの画素デー
タは並直変換回路５０ないし５２によつてビツト
直列の信号に変換され、ビデオコントロール５３
に与えられる。ビデオコントロール５３には
CRTコントローラ４２から水平同期信号および
垂直同期信号が与えられる。したがつて、ビデオ
コントロール５３は水平および垂直同期信号に基
づいて、ビツト直列の画像データをCRTデイス
プレイ５４に与えて所望のキヤラクタあるいはグ
ラフなどで表示させる。
第３図は第２図に示すデコーダ４９から出力さ
れるデコード信号を示す図である。次に、第３図
を参照して第２図の動作について説明する。
CRTデイスプレイ５４の任意の点にカラー画像
を表示する場合、画面メモリ４６ないし４８から
読出したＲ，Ｇ，Ｂの画素データをCRTデイス
プレイ５４に与えて、各画素データを重ね合わせ
て表示する必要がある。このために、画面メモリ
４６ないし４８の所定のアドレスを指定してＲ，
Ｇ，Ｂの画素データを読出す。すなわち、まずマ
ルチプレクサ５４をCPU４１のアドレスバスAB
側に切替える。すると、CPU４１から出力され
たアドレス信号が画面メモリ４６ないし４８に与
えられる。一方、デコーダ４９はアドレス信号の
一部となるセレクト信号「000」をデコードして
Ｒの画面メモリ４６を選択する。このとき、Ｇお
よびＢに対応する画面メモリ４７および４８は選
択されない。そして、CPU４１からのデータバ
スDBを介して出力されたＲの画素データが画面
メモリ４６に書き込まれる。次に、デコーダ４９
は画面メモリ４７を選択してCPU４１から出力
されたＧの画素データを書込む。さらに、デコー
ダ４９は画面メモリ４８を選択してＢの画素デー
タを書込む。より具体的に説明すると、画面メモ
リ４６ないし４８を１つのメモリで構成し、たと
えば０ないし7999のアドレスがＲの画面メモリと
し、8000ないし15999アドレスがＧの画面メモリ
とし、16000ないし23999アドレスがＢの画面メモ
リとすると、CRTデイスプレイ５４に黒を表示
したい場合には、０ないし7999アドレスに０を書
込み、8000ないし15999に０を書込み、16000ない
し23999に０を書込む。
れるデコード信号を示す図である。次に、第３図
を参照して第２図の動作について説明する。
CRTデイスプレイ５４の任意の点にカラー画像
を表示する場合、画面メモリ４６ないし４８から
読出したＲ，Ｇ，Ｂの画素データをCRTデイス
プレイ５４に与えて、各画素データを重ね合わせ
て表示する必要がある。このために、画面メモリ
４６ないし４８の所定のアドレスを指定してＲ，
Ｇ，Ｂの画素データを読出す。すなわち、まずマ
ルチプレクサ５４をCPU４１のアドレスバスAB
側に切替える。すると、CPU４１から出力され
たアドレス信号が画面メモリ４６ないし４８に与
えられる。一方、デコーダ４９はアドレス信号の
一部となるセレクト信号「000」をデコードして
Ｒの画面メモリ４６を選択する。このとき、Ｇお
よびＢに対応する画面メモリ４７および４８は選
択されない。そして、CPU４１からのデータバ
スDBを介して出力されたＲの画素データが画面
メモリ４６に書き込まれる。次に、デコーダ４９
は画面メモリ４７を選択してCPU４１から出力
されたＧの画素データを書込む。さらに、デコー
ダ４９は画面メモリ４８を選択してＢの画素デー
タを書込む。より具体的に説明すると、画面メモ
リ４６ないし４８を１つのメモリで構成し、たと
えば０ないし7999のアドレスがＲの画面メモリと
し、8000ないし15999アドレスがＧの画面メモリ
とし、16000ないし23999アドレスがＢの画面メモ
リとすると、CRTデイスプレイ５４に黒を表示
したい場合には、０ないし7999アドレスに０を書
込み、8000ないし15999に０を書込み、16000ない
し23999に０を書込む。
次に、画面メモリ４６ないし４８に書込まれた
データをCRTデイスプレイ５４に表示する場合
にはマルチプレクサ４５をCRTコントローラ４
２側に切替える。そして、前述の説明と同様にし
てデコーダ４９が画面メモリ４６を選択すると、
Ｒの画素データが並直変換回路５０を介してビデ
オコントロール５３に与えられる。続いて、画面
メモリ４７を選択すると、Ｇの画素データが並直
変換回路５１を介してビデオコントロール５３に
与えられる。さらに、画面メモリ４８を選択する
と、並直変換回路５２を介してＢの画素データが
ビデオコントロール５３に与えられる。そして、
ビデオコントロール５３は入力されたＲ，Ｇ，Ｂ
の画素データをCRTデイスプレイ５４に与え、
各画素データを重ね合わせて所望の色の画像を表
示する。
データをCRTデイスプレイ５４に表示する場合
にはマルチプレクサ４５をCRTコントローラ４
２側に切替える。そして、前述の説明と同様にし
てデコーダ４９が画面メモリ４６を選択すると、
Ｒの画素データが並直変換回路５０を介してビデ
オコントロール５３に与えられる。続いて、画面
メモリ４７を選択すると、Ｇの画素データが並直
変換回路５１を介してビデオコントロール５３に
与えられる。さらに、画面メモリ４８を選択する
と、並直変換回路５２を介してＢの画素データが
ビデオコントロール５３に与えられる。そして、
ビデオコントロール５３は入力されたＲ，Ｇ，Ｂ
の画素データをCRTデイスプレイ５４に与え、
各画素データを重ね合わせて所望の色の画像を表
示する。
上述のごとく、従来のCRTデイスプレイコン
トロール装置４においては、Ｒ，Ｇ，Ｂの画素デ
ータを記憶する画面メモリ４６ないし４８をデコ
ーダ４９によつてそれぞれ個別的に選択してアク
セスしていたため、処理時間が長くなり、CPU
４１の効率が低下するという問題点があつた。
トロール装置４においては、Ｒ，Ｇ，Ｂの画素デ
ータを記憶する画面メモリ４６ないし４８をデコ
ーダ４９によつてそれぞれ個別的に選択してアク
セスしていたため、処理時間が長くなり、CPU
４１の効率が低下するという問題点があつた。
それゆえに、この発明の主たる目的は、画面メ
モリを少なくとも２つ以上同時にアクセスできる
ようにしてCPUの効率を高めることのできるよ
うなCRTデイスプレイコントロール装置を提供
することである。
モリを少なくとも２つ以上同時にアクセスできる
ようにしてCPUの効率を高めることのできるよ
うなCRTデイスプレイコントロール装置を提供
することである。
この発明を要約すれば、Ｒ，Ｇ，Ｂの各画素デ
ータを記憶する３つの画面メモリとリードオンリ
メモリを含むアドレス指定手段を設け、アドレス
信号発生手段からリードオンリメモリにアドレス
信号が与えられたことに応答して、少なくとも３
つの画面メモリをそれぞれ個別的に指定するため
のデータと少なくとも３つの画面メモリのうちの
少なくとも２つの画面メモリを同時に指定するた
めのデータに基づいて、３つの画面メモリを個別
的にまた少なくとも２つの画面メモリを同時に指
定するように構成したものである。
ータを記憶する３つの画面メモリとリードオンリ
メモリを含むアドレス指定手段を設け、アドレス
信号発生手段からリードオンリメモリにアドレス
信号が与えられたことに応答して、少なくとも３
つの画面メモリをそれぞれ個別的に指定するため
のデータと少なくとも３つの画面メモリのうちの
少なくとも２つの画面メモリを同時に指定するた
めのデータに基づいて、３つの画面メモリを個別
的にまた少なくとも２つの画面メモリを同時に指
定するように構成したものである。
この発明の上述の目的およびその他の目的と特
徴は以下に図面を参照して行なう詳細な説明から
一層明らかとなろう。
徴は以下に図面を参照して行なう詳細な説明から
一層明らかとなろう。
第４図はその発明の一実施例の概略ブロツク図
であり、第５図は第４図に示すリードオンリメモ
リ（ROM）５５から出力される選択信号を示す
図である。
であり、第５図は第４図に示すリードオンリメモ
リ（ROM）５５から出力される選択信号を示す
図である。
第４図に示す実施例は、以下の点を除いて前述
の第２図と同じである。すなわち、第２図に示す
例ではデコーダ４９によつて画面メモリ４６ない
し４８のいずれかを個別的に選択するようにした
が、この実施例ではデコーダ４９に代えてROM
５５を設ける。ROM５５には第５図に示すよう
にセレクト信号に応じて画面メモリ４６ないし４
８のいずれかを個別的に選択したり、２つの画面
メモリを同時に選択したり、あるいは３つの画面
メモリ４６ないし４８を同時に選択できるように
予めプログラムされている。そして、画面メモリ
４６ないし４８のそれぞれを同時にアクセスする
場合には、マルチプレクサ４５をCPU４１側に
切替え、CPU４１からセレクト信号「111」を含
むアドレス信号をROM５５に与える。すると、
ROM５５は画面メモリ４６ないし４８のそれぞ
れを同時に選択するための選択信号を出力する。
したがつて、画面メモリ４６ないし４８は所定の
アドレスが同時に指定され、CPU４１から出力
されたデータを書込む。画面メモリ４６ないし４
８からデータを読出す場合には、マルチプレクサ
４５をCRTコントローラ４２側に切替え、ROM
５５から画面メモリ４６ないし４８のそれぞれを
同時に指定するための選択信号を出力する。その
結果、画面メモリ４６ないし４８からＲ，Ｇ，Ｂ
の画素データが同時に読出される。
の第２図と同じである。すなわち、第２図に示す
例ではデコーダ４９によつて画面メモリ４６ない
し４８のいずれかを個別的に選択するようにした
が、この実施例ではデコーダ４９に代えてROM
５５を設ける。ROM５５には第５図に示すよう
にセレクト信号に応じて画面メモリ４６ないし４
８のいずれかを個別的に選択したり、２つの画面
メモリを同時に選択したり、あるいは３つの画面
メモリ４６ないし４８を同時に選択できるように
予めプログラムされている。そして、画面メモリ
４６ないし４８のそれぞれを同時にアクセスする
場合には、マルチプレクサ４５をCPU４１側に
切替え、CPU４１からセレクト信号「111」を含
むアドレス信号をROM５５に与える。すると、
ROM５５は画面メモリ４６ないし４８のそれぞ
れを同時に選択するための選択信号を出力する。
したがつて、画面メモリ４６ないし４８は所定の
アドレスが同時に指定され、CPU４１から出力
されたデータを書込む。画面メモリ４６ないし４
８からデータを読出す場合には、マルチプレクサ
４５をCRTコントローラ４２側に切替え、ROM
５５から画面メモリ４６ないし４８のそれぞれを
同時に指定するための選択信号を出力する。その
結果、画面メモリ４６ないし４８からＲ，Ｇ，Ｂ
の画素データが同時に読出される。
以上のように、この発明によれば、リードオン
リメモリに記憶されているデータに基づいて、少
なくとも３つの画面メモリをそれぞれ個別的ある
いは少なくとも２つの画面メモリを同時に指定す
るようにしているため、画面メモリをアクセスす
るための時間を短縮化することができる。
リメモリに記憶されているデータに基づいて、少
なくとも３つの画面メモリをそれぞれ個別的ある
いは少なくとも２つの画面メモリを同時に指定す
るようにしているため、画面メモリをアクセスす
るための時間を短縮化することができる。
第１図は従来のパーソナルコンピユータをカラ
ーテレビジヨン受像機に接続した状態を示す概要
図である。第２図は従来のCRTデイスプレイコ
ントロール装置の概略ブロツク図である。第３図
は第２図に示すデコーダから出力される選択信号
を示す図である。第４図はこの発明の一実施例の
概略ブロツク図である。第５図は第４図に示す
ROMから出力される選択信号を示す図である。 図において、４１はCPU、４２はCRTコント
ローラ、４５はマルチプレクサ、４６ないし４８
は画面メモリ、５０ないし５２は並直変換回路、
５３はビデオコントロール、５４はCRTデイス
プレイ、５５はROMを示す。
ーテレビジヨン受像機に接続した状態を示す概要
図である。第２図は従来のCRTデイスプレイコ
ントロール装置の概略ブロツク図である。第３図
は第２図に示すデコーダから出力される選択信号
を示す図である。第４図はこの発明の一実施例の
概略ブロツク図である。第５図は第４図に示す
ROMから出力される選択信号を示す図である。 図において、４１はCPU、４２はCRTコント
ローラ、４５はマルチプレクサ、４６ないし４８
は画面メモリ、５０ないし５２は並直変換回路、
５３はビデオコントロール、５４はCRTデイス
プレイ、５５はROMを示す。
Claims (1)
- 【特許請求の範囲】 １ カラーCRTデイスプレイにＲ，Ｇ，Ｂの画
素データを与えて、所望の画像を表示するCRT
デイスプレイコントロール装置において、 それぞれが前記Ｒの画素データとＧの画素デー
タとＢの画素データとを個別的に記憶する少なく
とも３つの画面メモリ、 アドレス信号を発生するアドレス信号発生手
段、および 前記アドレス信号発生手段出力に応答して、前
記少なくとも３つの画面メモリをそれぞれ個別的
に指定するためのデータと、前記少なくとも３つ
の画面メモリのうち少なくとも２つの画面メモリ
を同時に指定するためのデータを予め記憶するリ
ードオンリメモリを含むアドレス指定手段を備え
た、CRTデイスプレイコントロール装置。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146573A JPS5936291A (ja) | 1982-08-24 | 1982-08-24 | Ｃｒｔデイスプレイコントロ−ル装置 |
| CA000418469A CA1222063A (en) | 1982-08-24 | 1982-12-23 | Crt display control system |
| DE8383304726T DE3381264D1 (de) | 1982-08-24 | 1983-08-15 | Anzeigesteuereinheit. |
| EP83304726A EP0103982B2 (en) | 1982-08-24 | 1983-08-15 | Display control device |
| US06/524,866 US4899139A (en) | 1982-08-24 | 1983-08-19 | Display control device for superimposing data with a broad case signal on a television screen |
| ES525100A ES525100A0 (es) | 1982-08-24 | 1983-08-23 | Perfeccionamientos en un dispositivo de control de tubo de rayos catodicos |
| CA000435208A CA1229908A (en) | 1982-08-24 | 1983-08-23 | Crt display control device |
| BR8304655A BR8304655A (pt) | 1982-08-24 | 1983-08-24 | Dispositivo de controle de display crt. |
| KR1019830003958A KR900007406B1 (ko) | 1982-08-24 | 1983-08-24 | 음극선관 디스플레이 제어장치 |
| US07/450,166 US5202669A (en) | 1982-08-24 | 1990-01-11 | Display control device for superimposing data with a broadcast signal on a television screen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146573A JPS5936291A (ja) | 1982-08-24 | 1982-08-24 | Ｃｒｔデイスプレイコントロ−ル装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5936291A JPS5936291A (ja) | 1984-02-28 |
| JPH0213317B2 true JPH0213317B2 (ja) | 1990-04-03 |
Family
ID=15410743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57146573A Granted JPS5936291A (ja) | 1982-08-24 | 1982-08-24 | Ｃｒｔデイスプレイコントロ−ル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936291A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5960488A (ja) * | 1982-09-29 | 1984-04-06 | フアナツク株式会社 | カラ−グラフイツクメモリのデ−タ書き込み装置 |
| JPH0834539B2 (ja) * | 1985-10-14 | 1996-03-29 | ソニー株式会社 | メモリアクセス装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54157434A (en) * | 1978-06-02 | 1979-12-12 | Toshiba Corp | Memory system for digital color picture information |
-
1982
- 1982-08-24 JP JP57146573A patent/JPS5936291A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5936291A (ja) | 1984-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4104624A (en) | Microprocessor controlled CRT display system | |
| US4663619A (en) | Memory access modes for a video display generator | |
| US5537128A (en) | Shared memory for split-panel LCD display systems | |
| US4899139A (en) | Display control device for superimposing data with a broad case signal on a television screen | |
| US5254984A (en) | VGA controller for displaying images having selective components from multiple image planes | |
| JPS5937512B2 (ja) | ラスタ−表示装置 | |
| US4574277A (en) | Selective page disable for a video display | |
| US4620186A (en) | Multi-bit write feature for video RAM | |
| EP0298243A2 (en) | A computer video demultiplexer | |
| US4093996A (en) | Cursor for an on-the-fly digital television display having an intermediate buffer and a refresh buffer | |
| US5202669A (en) | Display control device for superimposing data with a broadcast signal on a television screen | |
| KR940007819B1 (ko) | 화상(video) 변환 장치 | |
| JPS5948393B2 (ja) | デイスプレイ装置 | |
| JP3369591B2 (ja) | 文字表示装置 | |
| JPH0213317B2 (ja) | ||
| JP2822668B2 (ja) | 表示制御装置 | |
| JPS6362750B2 (ja) | ||
| JPS6258016B2 (ja) | ||
| JP2993745B2 (ja) | フレームメモリ | |
| JPS5946681A (ja) | ユ−ザ定義ｒａｍへのパタ−ン書込装置 | |
| JPS61190624A (ja) | グラフイツク表示画面のハ−ドコピ−方式 | |
| KR100206265B1 (ko) | 씨알티 디스플레이 인터페이스장치의 어드레스 디코딩방식 | |
| KR100297600B1 (ko) | 온스크린디스플레이장치및그방법 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JPH0469908B2 (ja) |