JPH0213360B2

JPH0213360B2 -

Info

Publication number: JPH0213360B2
Application number: JP8293381A
Authority: JP
Inventors: Yasumasa Namikoshi; Naoyuki Oohara
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1981-05-30
Filing date: 1981-05-30
Publication date: 1990-04-04
Also published as: JPS57197698A

Description

【発明の詳細な説明】本発明は舞台用調光装置やオーデオミキサー等
の多チヤンネルのアナログ量の調整設定装置に使
用する多チヤンネルアナログ信号演算回路に関す
るものである。

第１図は従来の調光装置の信号演算回路の一例
である。プリセツトフエーダf₁₁〜f_3nがｍチヤン
ネル×３段であり、段選択部１によつて選んだ２
つの段の間でクロスフエーダＡ，Ｂでクロスされ
た信号を出力する。（出力u₁〜u_nには図示してな
いが照明負荷への電力を制御する調光ユニツトを
それぞれ接続する。）s₁₁〜s_3nのスイツチは各チ
ヤンネル毎に、前記クロス動作と、クロスフエー
ダＡ，Ｂと無関係に１段プリセツトフエーダf₁₁
〜f_3nのみによる動作と、クロスフエーダＡ，Ｂ
とは無関係に１段プリセツトフエーダf₁₁〜f_3nと
グループフエーダg₁〜g_kのどれかとの積による動
作と、の２＋ｋ通りの動作を選択できるPFGス
イツチと呼ばれるものであり、各段のPFGスイ
ツチs₁₁〜s_3nは連動して動く。Ｘは入力の電圧を
そのまま低インピーダンスで出力するバツフアで
あり、Ｙは加算器である。ここでチヤンネル数ｍ
は通常数十〜百数十あるので、この装置の配線は
非常な数になる。また各チヤンネル毎に演算する
信号を変えるために３回路の多接点のPFGスイ
ツチs₁₁〜s_3nが必要だし、加算器Ｙも各チヤンネ
ル毎に必要である。さらに別のクロスフエーダ
Ａ，Ｂに従属するグループフエーダg₁〜g_kを備え
る場合も多く、その場合には配線数、スイツチの
接点数がさらに増えることになる。さらに段数を
４段以上備える場合も多くその場合にはPFGス
イツチs₁₁〜s_3nが多回路のものが必要になり、配
線数も増える問題があつた。

またマルチプレクサMPX_1-1、MPX_1-2、
MPX_2-1、MPX_2-2やサンプルホールド回路Ｓ／
Ｈ、メモリ３、カウンタ４、バツフアＸ，Ｘ、加
算器ADD等により第２図のような回路を構成し、
グループフエーダやクロスフエーダ等のフエーダ
Ｆの演算を、前記第１図従来例と同様にプリセツ
トフエーダf₁₁〜群へそれらのフエーダＦの信号
をマルチプレクサMPX_2-1、MPX_2-2を介して印
加し、これらプリセツトフエーダf₁₁〜の出力を
マルチプレクサMPX_1-1、MPX_1-2でマルチプレ
クスするという方式も従来より提案されている
が、かかる従来例においてはバツフアＸを介して
多くのプリセツトフエーダf₁₁〜に信号を送る必
要があり、大出力電流のアンプが必要になる問題
を有する他、マルチプレクサMPX_2-1、MPX_2-2
で大電流をマルチプレクスするため、低い周波数
でのマルチプレクスしかできず、信号伝送速度や
精度の点で不都合である問題があつた。

本発明は上述の点に鑑みて提供したものであつ
て、装置内の配線数を少なくするとともに使用電
気部品数を少なくし、装置の小型化及び安価化を
達成できるようにした多チヤンネルアナログ信号
演算回路を提供することを目的とするものであ
る。

以下本発明を舞台用調光装置の調光信号演算回
路に適用した場合の一実施例を図面により詳述す
る。第３図は本発明の最も単純な実施例である。
プリセツトフエーダf₁〜f_nの信号をマルチプレク
サMPXによつて時分割し、一本の線に出力する。
このマルチプレクスされた信号にフエーダＡの信
号を乗算器Ｚによつて掛け合わせる。乗算器Ｚの
出力はサンプルホールド回路Ｓ／Ｈに入力され、
再びｍ系統の信号にもどされる。マルチプレクサ
MPXとサンプルホールド回路Ｓ／Ｈはカウンタ
４の出力によつて同期して制御される。すなわち
プリセツトフエーダf₁の信号がマルチプレクサ
MPXから出力されている時、サンプルホールド
Ｓ／Ｈはu₁に出力する信号としてサンプリング
し、同様にf₂の信号がマルチプレクサMPXから
出力されている時、サンプルホールド回路Ｓ／Ｈ
はu₂に出力する信号としてサンプリングする、と
いうように制御される。したがつてマルチプレク
サMPXの出力をそのままサンプルホールド回路
Ｓ／Ｈに入力し、乗算器Ｚを通さなければf₁〜f_n
の信号がそのままu₁〜u_nに現われる。乗算器Ｚを
間に挿入したことによつてこの場合はf₁〜f_nの信
号にすべてフエーダＡの信号が掛け合わされたも
のがu₁〜u_nに現われることになり、フエーダＡは
マスターフエーダとして機能することになる。こ
こでフエーダＡのかわりに後述の第５図回路の７
の部分の回路を使えば、プリセツトフエーダf₁〜
f_nの信号に全て同じ信号を掛けるのでなく異なる
信号を選択して掛け合わせることができる。すな
わちその場合は第５図回路におけるフエーダG₁
〜G_kがグループフエーダとして機能することに
なる。またこのときメモリ２としてRAMを使
い、そのアドレス入力にマルチプレクサMPXや
サンプルホールド回路２と同様にカウンタ４の出
力信号をつなぐとともにフエーダG₁〜G_kのデー
タ出力をマルチプレクサMPX₄につなぎ、これに
よつてフエーダG₁〜G_kをマルチプレクス制御す
るようにしておく。またメモリ２を図示しないが
別の通常の回路によつてデータ内容の書き換えが
できるようにしておけば、プリセツトフエーダf₁
〜f_nをそれぞれどのグループフエーダG₁〜G_kに
従属させるかを自由に設定することができる。
OSCはカウンタ４への計数入力を与えるための
発振回路である。

第４図は本発明の別の実施例である。プリセツ
トフエーダがf₁₁〜f_1nとf₂₁〜f_2nとの２段あり、マ
ルチプレクサMPX₁によつてf₁₁〜f_1nの信号をマ
ルチプレクスし、マルチプレクサMPX₂によつて
f₂₁〜f_2nの信号をマルチプレクスする。マルチプ
レクサMPX₁の出力とクロスフエーダＡの信号が
乗算器Z₁によつて掛合わされ、マルチプレクサ
MPX₂の出力とクロスフエーダＢの信号が乗算器
Z₂によつて掛合わされ、両乗算器Z₁，Z₂の出力は
加算器ADDによつて足し合わされる。以上の演
算結果がサンプルホールド回路Ｓ／Ｈによつて各
チヤンネルの調光信号に振り分けられる。マルチ
プレクサMPX₁とMPX₂とサンプルホールド回路
Ｓ／Ｈとはカウンタ４の信号によつて同期して動
作する。すなわちプリセツトフエーダf_1iの数がマ
ルチプレクサMPX₁から出力されているときは、
プリセツトフエーダf_2iの出力がマルチプレクサ
MPX₂から出力され、サンプルホールド回路Ｓ／
Ｈはu_iの出力として入力をサンプリングする。し
たがつてu_i＝f_1i×Ａ＋f_2i×Ｂという信号u_iが出力
されＡ，Ｂはクロスフエーダとして機能するとい
うことである。

第５図は本発明のさらに別の実施例である。プ
リセツトフエーダf₁₁〜f_3nが３段あり、クロスフ
エーダＡ，ＢおよびグループフエーダG₁〜G_kを
備えたシステムになつている。段選択部１のスイ
ツチによつてどの段とどの段の間でクロス動作さ
せるかを選択する。６はクロス動作をするかある
いはクロスフエーダＡ，Ｂおよび段選択部１のス
イツチの状態とは無関係に１段のプリセツトフエ
ーダf₁₁〜f_3nにグループフエーダG₁〜G_kを効かせ
るかを切換えるための切換部である。この切換部
６が図のままの状態の場合は２この乗算器Z₁，Z₂
にそれぞれ段選択に応じた段のマルチプレクサ
MPX₁〜MPX₃の出力とクロスフエーダＡ，Ｂの
出力とが入力されているのでクロス動作をする。
また切換部６のスイツチが逆に切換わつた場合
は、マルチプレクサMPX₁の出力と回路部７のマ
ルチプレクサMPX₄の出力との掛け算が行なわ
れ、グループ動作をすることになる。かくて回路
部６，７によつて各チヤンネル毎にメモリ５の内
容に応じてフエーダＡ，Ｂによるクロスと、ある
いはG₁〜G_kのどれかのグループフエーダによる
演算とを選択することができ、この部分は従来繁
雑であつたいわゆるPFGスイツチを、簡単な回
路によつて形成することができる。またこの実施
例においてPFGスイツチの状態についてのデー
タはメモリ５に格納されることになるので、半導
体メモリを使うことにより効率よくデータの格納
ができてコストが安価になる他、複数のメモリ
（同一メモリの異なるアドレスでも可）を切換え
て使うことにより、PFG状態を複数場面分につ
いて備えることができ、一度設定したPFG状態
を消してしまうことなしに別の状態を設定するこ
とができるなどの効果がある。

第６図に示す実施例は特許請求の範囲第１項記
載の発明に、さらに特許請求の範囲第２項及び第
３項の発明を適用した実施例を示すものであつ
て、プリセツトフエーダf₁₁〜f_2nが２段あり、ク
ロスフエーダＡ，Ｂによつてクロス動作ができる
装置になつており、機能としては第４図回路のも
のと同じであるが、この第６図実施例のものの場
合、第４図実施例のもののように段毎に２系統に
マルチプレクサMPX₁、MPX₂を分けずに全てを
１個のマルチプレクサMPXにより完全に一信号
線化し、乗算器Ｚも１個にできている。かくてマ
ルチプレクサMPX出力に第１段のプリセツトフ
エーダf₁₁〜f_1nのどれかが出力されているときは
切換スイツチｓはフエーダＡ側に閉じ、第２段の
プリセツトフエーダf₂₁〜f_2nのどれかが出力され
ているときはフエーダＢ側に閉じるよう切換スイ
ツチｓはカウンタ４によつて制御される。したが
つて第７図ａのようなマルチプレクサMPX出力
信号に対して同図ｂのような乗算器Ｚの出力波形
になる。この同図ｂの信号を積分兼ホールド回路
Ｈによつて各チヤンネル毎にそのチヤンネルの信
号がマルチプレクスされている区間だけの積分を
行ないかつその値をホールドする、という動作に
よつて加算とサンプルホールドの両方を同時に行
なう。積分兼ホールド回路Ｈの具体例を第８図乃
至第１０図に示す。第８図回路の場合はスイツチ
s₀とローパスフイルタLPFとが構成要件であり、
ボルテージフオロア兼２倍増幅回路VFをさらに
つけ加えることによつてインピーダンスとレベル
が都合良くなる。スイツチs₀…がカウンタ４によ
つて制御されu₁出力が生じるように閉じる場合、
第７図ｃに示した積分区間だけこのスイツチs₀は
閉じるので時定数R₁C₁を充分大きく設定してお
けば、何度もくり返しスイツチs₀が閉じるうちに
Af₁₁とBf₂₁の平均値Af₁₁＋Bf₂₁／２になる。したがつてR₂＝R₃にして信号を２倍に増幅することに
よつてu₂＝Af₁₁＋Bf₂₁となる。ローパスフイルタ
LPFのカツトオフ特性をよくすることによつて
応答速度を速くすることができるものであり、こ
のとき第９図に示すようなアクテイブローパスフ
イルタを用いることによつて応答速度がさらに改
善できる。第１０図はさらに応答を速くして何度
かのスイツチs₁の開閉のくり返しによつて応答す
るのでなく、１サイクル毎にスイツチs₁が閉じた
区間の積分を行ない、その値をサンプルホールド
するものであり、１１は積分回路部、１２はサン
プルホールド回路部である。s₃はサンプルホール
ド用のスイツチ、s₂は次サイクルまでに閉じるこ
とによつて積分値をリセツトするためのスイツチ
である。このような動作によつて２段間のクロス
調光動作が行なわれるのである。ここでカウンタ
４の出力をc₀，c₁…，，c_kのｋビツトし、c_kを最
上位ビツト、c₀を最下位ビツトとすれば、マルチ
プレクサMPXには全ビツトを使用し、切換スイ
ツチｓの切換にはc₀を使用し、積分兼ホールド回
路Ｈの制御にはc₁〜c_kを使用すれば第７図のタイ
ミングチヤートのような動作が得られることにな
る。また切換スイツチｓの切換にc_kを使用して、
積分兼ホールド回路Ｈの制御にc₀〜c_k-1を使用し
ても同様の動作が可能である。このように特許請
求の範囲第２項の実施態様による積分兼ホールド
回路Ｈを利用することによつて、プリセツトフエ
ーダの２段をまとめてマルチプレクスしてもクロ
ス動作が可能になる他、この後で説明するように
パルス幅変調による乗算も可能になる利点があ
る。

第１１図は本発明の特許請求の範囲第３項及び
第４項の実施態様を応用した実施例である。マル
チプレクスした信号に乗算器によつてフエーダＡ
の信号を掛けるのでなく、フエーダＡの信号に比
例したパルス幅にパルス幅変調（PWM）し、そ
れを積分兼ホールド回路Ｈで積分兼ホールドする
ことによつて乗算を行うものである。ここでマル
チプレクサMPXの出力波形は第１２図ａのよう
になつている。一方フエーダＡの信号とカウンタ
４への計数入力に同期した三角波とをコンパレー
タCompによつて比較することによつてパルス幅
変調信号に変換し、その信号でスイツチｓ（又は
アナログゲート）を制御して同図ｂのような、振
幅はf₁，f₂，…のままでパルス幅がフエーダＡの
信号に比例したパルス列に変換する。この信号を
マルチプレクサMPXと同期して積分兼ホールド
すれば、その出力には同図ｂのパルスの面積に応
じた出力、すなわちフエーダＡの信号がマルチプ
レクサMPX出力に掛けられたものが出力され、
第３図実施例回路と同じ動作になる。この場合の
積分兼ホールド回路Ｈは第８図〜第１０図の回路
から２倍回路を省いたものが適当である。またカ
ウンタ４への計数用矩形波と同期したPWM用の
三角波を発生する回路としては例えば第１３図に
示すような回路構成によつて実現する。即ちオペ
アンプOP₁と抵抗R₁、コンデンサC₁とによつて
積分回路を形成し、オペアンプOP₂の出力の矩形
波を積分することによつて３角波出力を得る。こ
こでオペアンプOP₂の入力は三角波の上限と下
限を与えてオペアンプOP₂の出力を入力がその
範囲を越えようとするとき反転するためのもので
ある。下限はO_v、上限はインバータＩの“Ｈ”
の出力電圧を抵抗R₃，R₄で分圧した値となる。
このとき得られる三角波は何も二等辺三角形のも
ので無くても上昇、下降が直線的であれば良くの
こぎり波でもよいものであり、これは後述の第１
４図及び第１６図の実施例の場合にも言える。ま
た第１１図回路ではマルチプレクサMPXや積分
兼ホールド回路Ｈと別にスイツチｓを持つている
が、このスイツチｓを無くしてマルチプレクサ
MPXに内蔵のマルチプレクサ用のスイツチを利
用することもできるし、積分兼ホールド回路Ｈに
内蔵の積分回路入力部のスイツチを利用すること
もできる。

第１４図は本発明の特許請求の範囲第２項乃至
第４項の実施態様を応用した実施例である。２段
のプリセツトフエーダf₁₁〜f_2nの信号を一括して
マルチプレクサMPXでマルチプレクスし、積分
兼ホールド回路Ｈとの間でクロスフエーダＡ，Ｂ
あるいはグループフエーダg₁〜g_kの信号によつて
パルス幅変調することにつてPFG選択の機能を
得ている。第１５図ａはマルチプレクサMPX出
力波形で、同図ｂはスイツチｓによつてパルス幅
変調された後の積分兼ホールド回路Ｈへの入力波
形の一例である。このようにメモリ５の内容によ
つてマルチプレクサMPX₂が制御され、フエーダ
Ａ，Ｂ，g₁，…，g_kの信号またはO_vのうちのど
れかの信号を選択してコンパレータCompに入力
する。第１５図タイムチヤートにおいて、信号u₁
はプリセツトフエーダf₁₁とf₂₁の信号がフエーダ
Ａ，Ｂの信号によつてクロスされた値が信号u₂は
フエーダf₁₂にグループフエーダg₁が掛け合わさ
れた値が、信号u₃はプリセツトフエーダf₁₃，f₂₃
のクロスされた値がそれぞれ出力されることにな
る。このように第１４図実施例のものによれば非
常に単純な回路でクロス動作のための乗算や加
算、グループ動作のための乗算が実現できるもの
であり、またこのようなPFG切換方式の場合、
クロスフエーダＡ，Ｂとグループフエーダg₁，g₂
…の結線上の違いはなく、メモリ５の内容によつ
て機能が区別されるだけになるので結線を変更す
ることなくフエーダの機能を変えるなどが可能に
なる効果がある。

第１６図は本発明の特許請求の範囲第２項乃至
第４項の実施態様を応用した別の実施例である。
プリセツトフエーダf₁₁〜f_3nが３段あり、どの２
つの段間でクロスするかを選択する段選択の機能
を具備した調光装置になつている。カウンタ４に
よつてチヤンネル毎に順番にマルチプレクサ
MPX₁および積分兼ホールド回路Ｈの制御を行な
うに際し、１チヤンネル分の時間を２等分しクロ
スする２段のプリセツトフエーダf₁₁〜f_3nの信号
を交互にマルチプレクサMPX₁から出力する。た
だしメモリ５の内容によつてそのチヤンネルがグ
ループフエーダg₁〜g_kに従属するよう選択されて
いれば、フリー／クロス切換部FCによつて２分
割した一方の時間だけ１段のプリセツトフエーダ
f₁₁〜f_3nの信号を出力する。こうすることによつ
てプリセツトフエーダf₁₁〜f_3nの全てをマルチプ
レクスせず、必要な信号のみをマルチプレクスし
ている。マルチプレクサMPX₁は信号Ga₁〜Ga₃
が“Ｈ”になつている段の、カウンタ４出力の最
下位ビツト（ms_B）を除くビツトで指定されるチ
ヤンネルのプリセツトフエーダf₁₁〜f_3nの信号を
出力する。この実施例ではグループフエーダg₁〜
g_kはクロス動作と無関係ないわゆるフリーグルー
プフエーダとして機能するが、クロスフエーダに
従属するグループフエーダいわゆるクロスグルー
プフエーダが必要な場合も多く、そのクロスグル
ープフエーダを可能にする回路が第１７図であ
る。第１６図のマルチプレクサMPX₂周辺のみを
この第１７図の回路に入れ換えれば良い。Ｘはバ
ツフアである。スイツチs₂は、メモリ５の内容に
よつてグループフエーダg₁〜g_kをフリーグループ
フエーダとして用いるかクロスグループフエーダ
として用いるかを選択切換えするためのスイツチ
であり、スイツチs₁は、グループフエーダg₁〜g_k
をクロスグループフエーダとして用いる場合に前
述した２等分した２つの時間にグループフエーダ
g₁〜g_kをクロスフエーダＡとクロスフエーダＢと
の２つのそれぞれに交互に従属するように切換え
るためのものである。このように第１６図実施例
によればプリセツトフエーダf₁₁〜f_3nの信号を時
分割して乗算するため、掛け合わせる信号も時分
割すれば良く、従来非常に複雑な方法でしか実現
できなかつたクロスグループフエーダの機能も簡
単に実現でき、同びグループフエーダg₁〜g_kをフ
リーグループフエーダとクロスグループフエーダ
との両方に切換えて使えるようにも簡単にできる
ものである。

第１８図は本発明の特許請求の範囲第５項の実
施態様に基く実施例を示し、前述の第３図実施例
のものに電子クロスバー装置としての機能を付加
したものである。しかして第３図実施例回路のも
のと異なる点は、マルチプレクサMPXとサンプ
ルホールド回路Ｓ／Ｈとを同じカウンタ４の出力
で動作させずにサンプルホールド回路Ｓ／Ｈだけ
をカウンタ４の出力で制御し、カウンタ４の出力
をメモリ５のアドレスとして入力し、メモリ５の
出力データでマルチプレクサMPXを制御する構
成になつている点である。こうすることによつて
メモリ５の内容に応じてプリセツトフエーダf₁〜
f_nに対応するｍチヤンネルの操作信号を信号u₁〜
u_oに対応する照明負荷回路に割り当てることがで
きる。また図示しない別の公知の回路によつてメ
モリ５の内容を書き変えることができるようにす
れば、割り当て状態すなわち接続状態を変更する
ことができる。ここで本発明の特許請求の範囲第
５項の実施態様は上記第１８図実施例のように、
前述の第３図実施例に適用できる他、本発明の各
実施例の全ての実施例にも適用できる。第１６図
実施例のもののようにPFG状態記憶用のメモリ
５をすでに備えている場合は、このメモリ５を電
子クロスバー用のメモリと兼用することもできる
し、先に第５図実施例の説明でのべたように複数
のPFG状態および電子クロスバー装置の接続状
態を記憶できるようにした場合、状態の切換が両
方連動して行なわれるようにでき、使用上便利に
なる。このように本発明の特許請求の範囲第１項
乃至第４項の実施態様による調光信号演算回路の
場合、ほんのちよつとのつけ足しで電子のクロス
バー機能まで備えることができ調光システム全体
として非常に無駄の無い、低コストで小型な配線
数の少ないものが実現できるのである。

第１９図は本発明の特許請求の範囲第２項及び
第６項の実施態様を組み合わせた実施例である。
即ちプリセツトフエーダf₁〜f_nの信号をマルチプ
レクスすると同時にパルス幅変調も行ない、その
デマルチプレクスおよびパルス幅変調信号の復調
を積分兼ホールド回路Ｈによつて行なうというも
のである。マルチプレクサMPXの出力波形は第
１１図実施例の場合などと同様で第２０図ａのよ
うなものである。この同図ａの信号とカウンタ４
への計数入力と同期した三角波とをコンパレータ
Compによつて比較することによつてその出力は
同図ｂのようにパルスの波高値は一定で幅がそれ
ぞれプリセツトフエーダf₁〜f_nの出力に比例した
パルス列に変換する。その信号をカウンタ４によ
つてマルチプレクサMPXと同期して積分兼ホー
ルド回路Ｈで積分、ホールドすればプリセツトフ
エーダf₁〜f_nの信号が再現される。このように本
発明の特許請求の範囲第６項の実施態様によれ
ば、１本化した信号が波高値に意味を持たないデ
イジタル信号となるので信号伝送が有利になり、
例えば光フアイバーの導入などがしやすくなり、
ノイズに強くできる。また信号を一本化したとこ
ろでの演算を行なう場合、第３図、第４図、第５
図、第６図等の実施例における演算回路を、第１
９図回路中の又はの位置に置けば良い。

なお本発明にあつては、前述の全ての実施例に
おいてカウンタを使い順番にサンプルホールドな
り積分ホールドしているが順番はどうでも良く、
マルチプレクサと関連的に動作さえすれば良いも
のであり、したがつてカウンタのかわりにマイク
ロコンピユータなどによる制御信号を与えても良
い。

また本発明は上述のように舞台用調光装置に利
用して効果を発揮するが、他の多チヤンネルアナ
ログ信号演算装置、例えばオーデイオミキサーな
どに利用することもできる。

本発明は上述のように構成したものであるか
ら、装置内の配線数を大巾に少なくすることがで
きるとともに、従来多数設けることを必要とした
演算回路を１個設けるだけで良く、装置の小型
化、安価化が容易に達成できる効果を有し、また
演算回路を制御することによつて電子回路による
PFG選択機能も容易に付加できる効果を有する
ものである。

しかも、従来のようにバツフアを介して多くの
プリセツトフエーダに信号を送るということもな
く、このため大出力電流のアンプが不要となり、
また大電流がマルチプレクサに流れないので、高
い周波数でマルチプレクスすることができ、信号
伝送速度を速くでき、精度も良くなる。

【図面の簡単な説明】

第１図は従来例の回路図、第２図は別の従来例
の回路図、第３図は本発明の実施例回路図、第４
図は同上の他の実施例回路図、第５図は同上のさ
らに他の実施例回路図、第６図は本発明の特許請
求の範囲第１項、第２項、第３項の組合わせに対
応する実施例の回路図、第７図ａ，ｂ，ｃは同上
のタイムチヤート、第８図乃至第１０図は第６図
回路に用いる積分兼ホールド回路の回路図、第１
１図は本発明の特許請求の範囲第１項、第３項、
第４項の組合せに対応する実施例の回路図、第１
２ａ，ｂは同上のタイムチヤート、第１３図は第
１１図回路に用いる三角波発生回路の回路図、第
１４図は本発明の特許請求の範囲第１項、第２
項、第３項、第４項の組合わせに対応する実施例
の回路図、第１５図ａ，ｂは同上のタイムチヤー
ト、第１６図は本発明の特許請求の範囲第１項、
第２項、第３項、第４項の組合わせに対応する別
の実施例の回路図、第１７図は第１６図回路にお
いてクロスグループフエーダの機能を得る際の要
部回路図、第１８図は本発明の特許請求の範囲第
１項及び第５項の組合せに対応する実施例の回路
図、第１９図は本発明の特許請求の範囲第１項乃
至第６項の組合せに対応する実施例の回路図、第
２０図ａ，ｂは同上のタイムチヤートであり、
MPXはマルチプレクサ、Ｓ／Ｈはサンプルホー
ルド回路、Ｈは積分兼ホールド回路、f₁，f₁₁…は
プリセツトフエーダである。

Claims

【特許請求の範囲】１複数のプリセツトフエーダによつて多チヤン
ネルアナログ信号の調整状態を設定する舞台用調
光装置やオーデイオミキサー等の多チヤンネル信
号演算回路において、プリセツトフエーダの信号
をマルチプレクスする手段と、そのマルチプレク
ス動作に同期してサンプルホールドする手段とを
備え、マルチプレクス手段からサンプルホールド
手段に至る経路に別のフエーダの信号との演算を
行う手段を設けて成ることを特徴とする多チヤン
ネルアナログ信号演算回路。２サンプリング区間の信号を積分する手段と、
その積分結果を保持する手段とによりサンプルホ
ールド手段を構成して成ることを特徴とする特許
請求の範囲第１項記載の多チヤンネルアナログ信
号演算回路。３各被制御アナログ量毎に対応して設けた複数
のプリセツトフエーダを群として更に複数シーン
の調整状態分設け、全てのプリセツトフエーダの
信号をマルチプレクス手段によつて順次マルチプ
レクスし、このマルチプレクス信号を各シーンの
調整状態に対応して指定された別のフエーダ信号
と演算処理をした信号を各被制御アナログ量毎に
合成して調整制御するようにして成ることを特徴
とする特許請求の範囲第１項記載の多チヤンネル
アナログ信号演算回路。４マルチプレクス手段とサンプルホールド手段
とを含むこれら両手段間の経路中に、これら両手
段に同期して別のフエーダの信号に比例したパル
ス幅のパルスに変換するパルス幅変調手段を設け
て成ることを特徴とする特許請求の範囲第１項記
載の多チヤンネルアナログ信号演算回路。５各プリセツトフエーダとマルチプレクス手段
の動作状態との対応関係を記憶する記憶手段を設
け、サンプルホールド手段のサンプリング動作に
同期して上記記憶手段のデータを読み出し、この
出力データによりマルチプレクス手段を動作させ
て成ることを特徴とする特許請求の範囲第１項記
載の多チヤンネルアナログ信号演算回路。６マルチプレクス手段とサンプルホールド手段
とを含むこれら両手段間の経路中に、これら両手
段に同期して各プリセツトフエーダの信号に比例
したパルス幅のパルスに変換するパルス幅変調手
段を設けて成ることを特徴とする特許請求の範囲
第１項記載の多チヤンネルアナログ信号演算回
路。７複数の別のフエーダと、その別のフエーダを
マルチプレクスする第２のマルチプレクス手段と
を備え、第１のマルチプレクサに同期して記憶素
子をアクセスし、その記憶素子の読出し内容に応
じた別のフエーダの信号を出力するように第２の
マルチプレクス手段を制御して成ることを特徴と
する特許請求の範囲第１項記載の多チヤンネルア
ナログ信号演算回路。