JPH02134859A - マルチチップ半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の構造とその製造法に係り、特にフ
ィルムキャリアを用いた大容量マルチチップ半導体装置
に関するものである。

〔従来の技術〕

半導体メモリは、大型コンピュータ、ワークステーショ
ン、パソコン、ワープロ等の情報機器に多量に使用され
ており、今後これらの機器の高性能化、製品拡大がさら
に進むことから、ここに使われる半導体メモリの需要も
加速度的に増大していくものと予想される。これに対し
、大容量のメモリを必要とする装置では、機器内での半
導体メモリが占める実装面積は増大する方向にあり、機
器の小型、軽斌化を阻害する最大の要因となっている。

この問題の解決法として、そのひとつは従来から強力に
押し進められているチップ内素子の高集積化による１チ
ップ当りのメモリ容量増大である。また他のひとつは、
パッケージングされたメモリモジュールをプリント配線
板に高密度に実装する方法であり、さらに他のひとつは
、特開昭５９−１９４４６０及び特開昭６１−１８５９
５８に述べられているように、複数個の半導体チップを
厚さ方向に積み重ねて高密度化を図るものである。これ
らのうち、チップ内素子の高集積化は従来技術の延長で
は解決出来ない新しい局面に来ており、新技術、生産設
備の開発が必要である。

プリント板への高密度実装法は、モジュールの小型化、
プリント板への両面実装、　Ｚ　Ｉ　Ｐ　（ｚｃｇｚａ
ｇｉｎ−１ｉｎｅ　ｐａｃｋａｇｅ）部品の採用等が行
なわれており。

１個のチップを１パツケージとしたモジュールをい状況
にある。これに対し、複数個のＩＣチップを厚さ方向に
積み重ねる方法が非常に有利であり。

種々提案されているが従来の方法においては、単体モジ
ュール間の接続をモジュール端部で行なっているため、
モジュール外形寸法が大きくなり、製造プロセスも複数
になるという不具合があった６本発明の目的は、上記従
来技術の不具合点を除去した半導体装置の構造及び製造
方法を提供するものである。

〔課題を解決するための手段〕

上記目的は、フィルムキャリア半導体装置のアウタリー
ド部を折り曲げ裏面パターンとすることにより達成され
る。

〔作　用〕

すなわち、インナリードに半導体ＩＣチップを電気的に
接続したフィルムキャリア半導体装置において、アウタ
リード部の一部を折り曲げて、表面パターンと裏面パタ
ーンの接続用パターン及び裏面パターンとすることによ
り、片面配線のフィルムキャリアテープを用いて容易に
両面配線を有するフィルムキャリア半導体装置を形成す
る。

〔実施例〕

以下本発明の一実施例を第１図〜第１０図により説明す
る。

第１図は第２図及び第３図に示すフィルムキャリア半導
体装置を４個積み重ねて電気的に接続した本発明になる
マルチチップ半導体装置の断面図である。

第２図は基材付アウターリードを折り曲げた本発明にな
るフィルムキャリア半導体装置単体の断面図、第３図は
その平面図である。

まず、第２図及び第３図において、半導体チップ２には
バンプ４が形成されており、フィルムキャリアテープ６
のインナリード８と電気的につながっている。

フィルムキャリアテープ６には、枠基材１０とその上面
に形成された表面パターン１２、折り曲げ基材１４とそ
の表面に形成された裏面パターン１６、表面パターン１
２と裏面パターン１６をつなぐ接続パターン１８．枠基
材１０と折り曲げ基材１４を固着する固着層２０があり
、インナリードボンディング部を含むチップ２表面及び
枠基材１０とチップ２側面には樹脂２２が塗布されて、
フィルムキャリア半導体装置２８が形成されている。

第３図では、インナリードボンディング部を見やすくす
るため、樹脂２２を除いた状態を示している。

第１図において第２図及び第；３図と同番号は同じ内容
を示し、４個のフィルムキャリア半導体装置の最下段に
は番号の後にａを、下から２段目にはｂを、７３段目に
Ｃを、４段目にはｄを付して示した。なお、以下の図に
おいても同符号は同じ内容を示すものとする。

第１図において、フィルムキャリア半導体装置間は、層
間接続ｒ　３０によって接合され、マルチチップ半導体
装置３２を形成している。マルチチップ半導体装置３２
は、表面に配線パターン３４が形成されたマザーボード
３６に接続層：３８を介して接続されている。

第４図は、本発明になるフィルムキャリア半導体装置の
製造工程を示す断面図及び平面図である。

（ａ）はチップ２上のバンプ４とインナリード８とを接
続するボンデインク工程で、デバイス孔４１、接続パタ
ーン１８の下部に明けられた角孔４２、保持リード４４
の下部に明けられた角孔４６、及びインナリード８を有
するフィルムキャリアテープと半導体チップ２を電気的
に接続している。（ｂ）は、チップ部上面及びインナリ
ードボンディング部周辺に樹脂２２を塗布する工程、（
ｃ）は、折り曲げ後枠基材１０と折り曲げ基材１４を固
着するための接着剤４０を塗布する工程、（ｄ）、及び
（ｄ）′は、保持リード４４及び折り曲げ基材１４の一
部を切断する工程、（ａ）、（ｆ）は折り曲げの工程、
（ｇ）、（ｇ）′は、外形切断の工程を示している。な
お、各工程間でのフィルムキャリアテープの送り及び位
置決めは、（ｄ）２図のスプロケット孔１５を基準にし
て行われる。

第５図〜第７図は折り曲げ前の７ウタ一リード部の一部
を示した平面図で、フィルムキャリアテープ６には角孔
４２及び角孔４６があり、枠基材１０上には表面パター
ン１２、折り曲げ基材１４にには表面パターン１６が形
成され、角孔４２部には接続パターン１８がある。また
、第６図では接続パターン１８部に孔４８が形成されて
いる。

第８図及び第９図は接続パターン１８部を示した断面図
で、第８図では薄型部５０が接続パターン１８全体にあ
り、第９図では、一部に設けられている。

第１０図はチップセレクトパターンを示す断面図で、チ
ップセレノ１−パターン５２（ａ）、５２（ｂ）、５２
　　（ｃ）、５２　（ｄ）は導通リード５４　（ａ）、
５４　（ｂ）、５４　（ｃ）、５４　（ｄ）を介し、共
通パターン５６を通ってインナリー１−８に電気的につ
ながっている。

次に本発明になるマルチチップ半導体装！１を及びフィ
ルムキャリア半導体装置の各部の詳細と動作について説
明する。

第１図において、半導体チップ２は内部に記憶素子を集
積化したメモリ用半導体チップであり、マザーボード３
６から供給される信号によってデータの書き込み、記憶
及び読み出しを行うものである。

データの書き込み及び読み出し時の電気信号の流れは、
まずマザーボード３６上の配線パターン３４に外部から
信号が供給され、接続層３８を通ってマルチチップ半導
体装置２８ａ〜２８ｄの各端子に供給される。ここで、
各端子に供給された電気信号は、フィルムキャリア半導
体装置２８ａ〜２８ｄのうちチップセレクトパターンで
選択されたフィルムキャリア半導体装置にのみ有効に働
くように回路が組まれており、非選択フィルムキャリア
半導体装置は動作しないように設計されている６チツプ
セレクトパターンについては、後で説明する。

フィルムキャリア半導体装置２８単体の構成と製造方法
を第２図、第３図及び第４図で説明する。

フィルムキャリアテープ６は、ガラスエポキシ基材に半
導体チップ２を取付けるデバイスホール４１と角孔４２
．４４をパンチで明け、その−面に銅箔を貼付だ後、必
要回路パターンを形成したもので、既に知られているフ
ィルムキャリアテーププロセスで形成される。

半導体チップにはフィルムキャリアテープ６のインナリ
ード８と接続するためのバンプ４が既に知られているバ
ンプ形成プロセスによって形成されている。

このフィルムキャリアテープ６のインナリード８と半導
体チップ２のバンプ４を位置合わせし。

第４図（、）に示すように金属的に接続する。接合は、
加熱したヒーターチップを接続部に押し当てる方法を用
いる。

次いで（ｂ）に示すように、接合した半導体チップ２の
上面及び半導体チップ２の側面と枠基材１０の有る部分
に樹脂２２を塗布し、硬化させる。

樹脂２２はインナリード接続部の耐腐食及び機械的保護
を目的とするもので、エポキシ系熱硬化性樹脂を用いる
が特に材料及び硬化法を限定するものではない。

次に、（ｃ）に示すように、枠基材１０の下面に接着剤
４０を塗布し、その後（ｄ）及び（廿）に示すように保
持リード４４と、折り曲げ基材１４の側面部１７を切断
除去する。

この切断除去によって折り曲げ基材１４と裏面パターン
１６は、接続パターン１８のみによってン１８を折り曲
げ、枠基材１０の下面と折り曲げ基材１４の下面を対向
させ接着剤４０によって固着する。その後、外形を切断
することにより、）Ｌｉ （ｖ）＋’　　（ｈ）に示すフィルムキャリア半導体装
置が出来上がる。

外形切断はフィルムキャリアテープ６のスプロケット孔
１５を基準に行う。このため、同様にスプロケット孔１
５を基準にして形成された表面パターン１８との寸法精
度は非常に良好に出来上がっている。

本実施例では、フィルムキャリアテープ基材にガラスエ
ポキシ材を用いたが、特にこの材料に限定することはな
い。

第５図〜第７図において、接続パターン１８は折り曲げ
られる箇所にあたり、表面パターン１２及び裏面パター
ン１６より断面積を小さくして折り曲げ易くしたもので
ある。

第５図及び第６図は表面パターン１２と裏面パターン１
６は同じ幅にしておき、接続パターン１８を第５図は幅
狭にしたもの、第６図は孔を設けたものである。

第７図は接続パターン１８を表面パターン１２より狭く
するとともに表面パターン１２と裏面パターン１６との
幅を違えたもので、これは折り曲げ完了後のフィルムキ
ャリア半導体装置を積層し接続する時、第１段目のフィ
ルムキャリア半導体装置と、その上に積層される第２段
目のフィルムキャリア半導体装置の位置合わせ時の位置
ずれによるパターン間ギャップの縮小を防止するための
ものである。

即ち１表面パターン１２と裏面パターン１６の分の１の
位置ずれがあっても両方のパターンは完全に重なること
になる。

第８図及び第９図は、接続パターン１８の断面積を小さ
くするための他の実施例を示すもので。

接続パターン１８部のみリード厚さを薄くしたものであ
る。特に、第９図は折り曲げ基材１４に近い箇所に薄少
部５０を設け、折り曲げ性の向上を図ったものである。

第１０図において、１個のインナリード８に対し複数個
のチップセレクトパターン５２　（ａ）〜５２（ｄ）を
つないだパターンにしておき、インナリード８に半導体
チップ４を接続した後、複数個の導通リード５４　（ａ
）〜５４　　（ｄ）のうち所定の１端子のみを残して（
図では５２　（ａ）を残している）、他の３端子をイン
ナリード８と電気的につながらないようにして（図中ｘ
印が切断箇所を示している）チップセレクトを行なう。

このように、複数個のチップセレクト端子のうち１端子
のみインナリードと接続することにより。

積層モジュールとした時のチップセレクトが完全に行え
る。パターンの切断はレーザーによる溶融切断法が有効
であるが、特にこの方法に限定することはない。本方法
によれば、チップ及びフィルムキャリアテープ毎に種類
の異なるチップセレクトパターンを形成する必要がなく
、フィルムキャリアテープに形成した１種類のパターン
で複数のチップセレクトに対応することが出来、非常に
生産効率がよい。

第２図において、枠端材１０に対し折り曲げ基材１４の
幅が狭くなっているが、これは第１図に示すように複数
個のフィルムキャリア半導体装置２８を積め重ねた時、
下段のインナリードに近いパターン、例えば第２図に示
すインナリード８と表面パターン１２とのつなぎの斜め
パターン部及び第１０図に示す共通パターン５６が上段
の裏面パターン１６と重ならないようにしたものである
。

第４図に示す方法にて形成されたフィルムキャリア半導
体装置２８を複数個積み重ねて第１図に示すマルチチッ
プ半導体装置３２を形成する。ここで、フィルムキャリ
ア半導体装置２８を積み重ねる方法は、第１図において
各々フィルムキャリア半導体装置２８間にはんだを用い
た層間接続３０を設け、外形基準で位置合わせし積み重
ねる。

その後層間接続層；３０を加熱してはんだを溶融させ層
間接続を完了する。なお、第１図においてフィルムキャ
リア半導体装置２８を４個積み重ねているが、４個に限
ることはない。また、層間接続層３０にはんだを用いて
いるが、とくにはんだに限定することはなく、すず及び
金等を主成分とするろう材、異方性導電接着材、導電ペ
ースト等を用いることもできる。

〔発明の効果〕

以上述べた如く本発明によれば、片面配線のフィルムキ
ャリアテープを使って簡単なプロセスで両面配線を有す
るフィルムキャリア半導体装置を形成することができる
。また基材付アウタリード部を折り曲げるため、基材厚
さがチップ厚さのほぼ２分の１のフィルムキャリアテー
プが使用できることから、従来の確立されたフィルムキ
ャリアテープ製造プロセスが適用出来る利点がある。ま
た、アウタリードの一部を直接折り曲げる構造としてい
るため、表面パターンを十分小さく出来。

この結果モジュールの小型化が１丁能である。さらに、
フィルムキャリアテープから個々に外形切断を行なうた
め、パターンと外形との寸法精度が良く、フィルムキャ
リア半導体装ｂｙ積層時に外形基準で位１ａ合せできる
利点がある。さらにフィルムキャリア半導体装置はｍ体
として性能検査が完全に行なえるため、この時点で良品
のもののみを組み合わせてマルチチップ半導体装置に・
出来るため、マルチチップ半導体装置の歩留りが非常に
よくなる。

【図面の簡単な説明】

第１図は本発明になるマルチチップ半導体装置の断面図
、第２図は同じくフィルムキャリア半導体装置の断面図
で第３図はそのｉＴ１面図、第４図は同じくフィルムキ
ャリア半導体装置の製造工程を示す断面及び平面図、第
５〜９図は、本発明になる改良されたアウタリード部を
示す平面図及び断面図、第１０図はチップセレノ１−パ
ターンを示す平面図である。 ２・・・チップ、６　・−・フィルムキャリアテープ、
１０・・・枠端材、１２・・・表面パターン、１６・・
・裏面パターン、１８・・・接続パターン、２８・・・
フィルムキャリア半導体装置、主２−・・マルチチップ
半導体装置、４２．４６・・・角孔、５２・・・チップ
セレクトパターン。 躬 圀 等 ≠ 図 （に） 夕Ｐ影り眉な （尤〕　同上（平面Ｚ） 閑　４　区 ハ η

Claims (1)

1. 【特許請求の範囲】 １、フィルムキャリアテープに半導体チップを電気的に
   接続したフィルムキャリア半導体装置において、アウタ
   ーリードの一部を折り曲げ、フィルムキャリア基材裏面
   に固着して表裏導通を行ったことを特徴とするフィルム
   キャリア半導体装置。 ２、折り曲げ後のアウターリードを熱硬化性樹脂によっ
   てフィルムキャリア基材裏面に固着したことを特徴とす
   る請求項１記載のフィルムキャリア半導体装置。 ３、折り曲げ後のアウターリードを光硬化性樹脂によっ
   てフィルムキャリア基材裏面に固着したことを特徴とす
   る請求項１記載のフィルムキャリア半導体装置。 ４、アウターリードの表面パターンと裏面パターンにお
   いてそのパターン幅に差を設けたことを特徴とする請求
   項１〜３のいずれかに記載のフィルムキャリア半導体装
   置。 ５、アウターリードパターンにＰｂ−Ｓｎはんだを付着
   させたことを特徴とする請求項１〜４のいずれかに記載
   のフィルムキャリア半導体装置。 ６、アウターリードパターンにＮｉを主成分とする膜を
   付着させたことを特徴とする請求項１〜４のいずれかに
   記載のフィルムキャリア半導体装置。 ７、アウターリードパターンにＮｉ下地Ａｕメッキ被膜
   を付着させたことを特徴とする請求項１〜４のいずれか
   に記載のフィルムキャリア半導体装置。 ８、アウターリードパターンにＡｇを主成分とする膜を
   付着させたことを特徴とする請求項１〜４のいずれかに
   記載のフィルムキャリア半導体装置。 ９、基材にガラスエポキシ材を用いたことを特徴とする
   請求項１〜８のいずれかに記載のフィルムキャリア半導
   体装置。 １０、フィルムキャリア基材が固着しているアウターリ
   ードを折り曲げ、未折り曲げ部フィルムキャリア基材裏
   面に固着したことを特徴とする請求項１記載のフィルム
   キャリア半導体装置。 １１、フィルムキャリア基材厚さを、接続される半導体
   チップ厚さの２分の１より大きくしたことを特徴とする
   請求項１〜１０のいずれかに記載のフィルムキャリア半
   導体装置。 １２、折り曲げ部のフィルムキャリア基材を除去したこ
   とを特徴とする請求項１〜１１のいずれかに記載のフィ
   ルムキャリア半導体装置。 １３、折り曲げ部のアウターリードのリード幅を折り曲
   げ部以外のリード幅より狭くしたことを特徴とする請求
   項１〜１２のいずれかに記載のフィルムキャリア半導体
   装置。 １４、折り曲げ部のアウターリードのリード厚さを折り
   曲げ部以外のリード厚さより薄くしたことを特徴とする
   請求項１〜１３のいずれかに記載のフィルムキャリア半
   導体装置。 １５、折り曲げ部のアウターリードのリード厚さを被折
   り曲げ基材に近い部分において、基材厚さの２分の１以
   下の長さ部分を他の部分の部リード厚さより薄くしたこ
   とを特徴とする、請求項１〜１３のいずれかに記載のフ
   ィルムキャリア半導体装置。 １６、アウターリードの折り曲げ部に孔を設けたことを
   特徴とする請求項１〜１２のいずれかに記載のフィルム
   キャリア半導体装置。 １７、フィルムキャリアテープに半導体チップを電気的
   に接続したフィルムキャリア半導体装置の製造方法にお
   いて、予めインナ及びアウターリードが形成されたフィ
   ルムキャリアテープに、半導体チップを接続する工程と
   、接続部を含む半導体チップ面及びフィルムキャリアテ
   ープ部に樹脂を塗布し硬化する工程と、接着剤を塗布す
   る工程と、アウターリード及び基材の一部を切断する工
   程と、前記一部を切断したアウターリードを折り曲げる
   工程と、フィルムキャリア半導体装置をフィルムキャリ
   アテープから切断分離する工程とを備えたことを特徴と
   するフィルムキャリア半導体装置の製造方法。 １８、請求項１７において、折り曲げたリードを未折り
   曲げ部基材面に固着する工程を有することを特徴とする
   フィルムキャリア半導体装置の製造方法。 １９、請求項１７において、リード折り曲げの完了した
   フィルムキャリア半導体装置をフィルムキャリアテープ
   から切断分離する工程を有したことを特徴とするフィル
   ムキャリア半導体装置の製造方法。 ２０、請求項１７において、フィルムキャリア半導体装
   置をフィルムキャリアテープから切断分離した後、アウ
   ターリードの折り曲げを行なう工程を有したことを特徴
   とするフィルムキャリア半導体装置の製造方法。 ２１、フィルムキャリアテープに半導体チップを電気的
   に接続したフィルムキャリア半導体装置を２個以上積み
   重ねてなるマルチチップ半導体装置において、請求項１
   〜２０のいずれかに示すフィルムキャリア半導体装置を
   用いたことを特徴とするマルチチップ半導体装置。 ２２、フィルムキャリア半導体装置間の電気的接続にす
   ずと鉛を主成分としたはんだを用いて接合したことを特
   徴とする請求項２０記載のマルチチップ半導体装置。 ２３、フィルムキャリア半導体装置間の電気的接続にす
   ずを主成分としたろう材を用いて接合したことを特徴と
   する請求項２１記載のマルチチツプ半導体装置。 ２４、フィルムキャリア半導体装置間の電気的接続に金
   熱圧着を用いて接合したことを特徴とする請求項２１に
   記載のマルチチップ半導体装置。 ２５、フィルムキャリア半導体装置間の電気的接続に異
   方性導電材を用いて接合したことを特徴とする請求項２
   １に記載のマルチチップ半導体装置。 ２６、フィルムキャリア半導体装置間の電気的接続に導
   電ペースト材を用いて接合したことを特徴とする請求項
   ２１に記載のマルチチップ半導体装置。 ２７、２個以上のチップ選択アウターリードリードパタ
   ーンと電気的に接続されるインナリードを有し、該チッ
   プ選択アウターリードリードパターンの任意の１個がイ
   ンナリードと電気的に接続され、他のチップ選択端子は
   該インナリードと電気的に接続されないように処理した
   フィルムキャリア半導体装置を積み重ねたことを特徴と
   する請求項２１〜２５のいずれかに記載のマルチチップ
   半導体装置。