JPH02134860A - 大規模集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 ］概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 一実施例の工程断面図（第２図） 一実施例の模式斜視図（第３図） チップ形成方法の工程断面図（第４図）他の実施例の斜
視図及び断面図（第５図）発明の効果 〔概　要〕 本発明は３次元構造を有する大規模集積回路の製造方法
に関し、 高集積度、高信頼、高歩留り、低コストを存する大規模
集積回路の提供を目的とし、 第１の半導体基板上に第２の半導体薄膜が形成され、該
半導体薄膜に該半導体薄膜の上面から底面に達するパッ
ド用拡散領域を選択的に有する集積回路が形成され、表
面が被覆絶縁膜で覆われ、該集積回路の特性選別が完了
してなる半導体チップを用い、下段になる上記半導体チ
ップを絶縁性基板上に半導体薄膜側を下にして接着し、
該下段の半導体チップの半導体基板を除去した後、絶縁
性基板上に残留固着された下段の半導体薄膜片の裏面の
パッド用拡散領域が配設さ゛れていない領域上に、上段
の半導体チップを半導体薄膜側を下にして接着し、該上
段チップの半導体基板を除去して下段の半導体薄膜片裏
面のパッド用拡散領域が配設されていない領域上に上段
の半導体薄膜片を裏面を表出した状態で残留固着せしめ
、該基板上に下段及び上段の半導体薄膜片におけるパッ
ド用拡散領域の裏面を表出する第２の開口を有する第２
の絶縁膜を形成し、該第２の開口を通じ上段と下段の半
導体薄膜片のパッド用拡散領域間を接続する導電膜配線
を形成する工程を含んで構成される。

〔産業上の利用分野〕

本発明は３次元構造を有する大規模集積回路の製造方法
に関する。

現在の半導体集積回路は、半導体基板のほぼ表面部に横
方向の拡がりを持って２次元的に構成されている。

そのため微細加工技術の限界によって集積度にも自ずか
ら限界を生じており、この限界を打破して更に高集積度
を達成するために、一つの手段として３次元集積回路の
開発が進められている。

〔従来の技術〕

３次元集積回路を形成するための従来技術の一つに、集
積回路の形成された半導体基体上の絶縁膜上に、多結晶
シリコン（Ｓｉ）層を堆積し、レーザ光照射等により該
多結晶ＳｉＮを溶融、再結晶化して単結晶Ｓｉ層を形成
し、該単結晶Ｓｉ層を用いて集積回路の形成を行い、下
部の集積回路と上部の集積回路間を配線接続して構成す
る所謂３０１（ｓｉｌｉｃｏｎ　ｏｎ　１ｎｓｕｌａｔ
ｏｒ）技術によるものがある。

しかしこの方法には、下記の（ａ）〜（ｄ）に示すよう
な問題点がある。

（ａ）単結晶Ｓｉ層の結晶の完全性が得られず、素子性
能が劣る。

■）歩留りが層を重ねる毎にその積となるので、３次元
回路としての歩留りが大幅に低下する。

（Ｃ）　１層ずつ層を積層して形成して行くために層数
に比例して工程数が増すので、製造のコストや手番が増
大する。

（ｄ）各層の単結晶層について拡散層の形成、絶縁膜の
形成等の熱処理が必要なため、下層程全熱処理量が多く
なって素子特性の変動を生ずる。

そこで上記Ｓｏｌ技術による問題点を除去するために提
供されたのは、第６図に示すように、集積回路の形成さ
れた通常の半導体チップ５１．５２．５３等を配線基板
５０上に積重ねて固着し、各チップに形成されている集
積回路間を配線接続して３次元構成を有する大規模集積
回路を形成する方法であった。

〔発明が解決しようとする課題〕

しかし上記通常の半導体チップの積重ねによる従来構造
においては、同図に示すように、半導体チップ５１．５
２．５３等の厚さによる段差り６、ｈ２、ｈ３等が４０
０〜６００μｍ程度あるためにチップ相互間を薄膜状の
金属配線で接続することは、ステップカバレージ性の不
足から断線を生ずることによって不可能であり、そのた
め図示のように絶縁性基板（配線基板）５０及び半導体
チップ５１．５２．５３等のポンディングパッド５４Ａ
　、　５４Ｂ　、　５４Ｃ、５４０等の相互間を金等の
ボンディングワイヤ５５で接続して３次元構造を有する
大規模集積回路が構成されていた。

従って、変形、倒れ等によるボンディングワイヤ相互間
の接触を避けるため、配線密度を余り高めることができ
ず高集積化が阻害され、またボンディング個所の増大に
よって歩留り、信頼性の低下、及び製造コストの増大を
招くという問題があった。

そこで本発明は、高集積度、高信頼、高歩留り、低コス
トを有する３次元構造の大規模集積回路の提供を目的と
する。

〔課題を解決するための手段〕

上記課題は、第１の半導体基板と、該半導体基板上にエ
ピタキシャル成長させた該第１の半導体とエツチングの
選択性を有する第２の半導体薄膜と、該第２の半導体薄
膜の表面部に能動素子が形成されてなる素子領域と、該
第２の半導体薄膜に選択的に該第２の半導体薄膜の表面
から裏面に達する深さに形成されたパッド用拡散領域と
、該第２の半導体薄膜上に形成された第１の絶縁膜と、
該第１の絶縁膜上に形成され該能動素子とパッド用拡散
領域上の所定位置に対応する第１の開口を有する第１の
絶縁膜と、該第１の絶縁膜上に形成され該第１の開口を
通じて該能動素子間及び該能動素子と該パッド用拡散領
域間を接続して集積回路を構成する第１の導電膜配線と
を有し、該集積回路の選別試験を完了してなる同種若し
くは異種の複数の半導体チップを用い、下段になる該半
導体チップを、該第１の半導体に対してエツチングの選
択性を有する絶縁性基板上に、該第２の半導体薄膜側を
対向させて、直に若しくは該第１の半導体とエツチング
の選択性を有する絶縁物質を介し接着する工程と、エツ
チング手段により該下段の半導体チップの第１の半導体
基板を選択的に除去して、該絶縁性基板上に該下段の半
導体チップの第２の半導体薄膜片を裏面を表出した状態
で固着残留せしめる工程と、該下段の第２の半導体薄膜
片裏面の該パッド用拡散領域が配設されていない領域上
に、該下段と同種若しくは異種の上段になる該半導体チ
ップを、該第２の半導体薄膜側を対向させて、該第１の
半導体とエツチングの選択性を有する絶縁物質を介し接
着する工程と、エツチング手段により該上段の半導体チ
ップの半導体基板を選択的に除去して、該下段の第２の
半導体薄膜裏面の該パッド用拡散領域が配設されていな
い領域の上部に、上段の第２の半導体薄膜片を裏面を表
出した状態で固着残留せしめる工程と、該第２の半導体
薄膜片が重着された第２の半導体薄膜片積層体及び該絶
縁性基板上に第２の絶縁膜を形成する工程と、該第２の
絶縁膜に、該下段及び上段の第２の半導体薄膜片におけ
るパッド用拡散領域の裏面を　個々に表出する複数の第
２の開口を形成する工程と、該複数の第２の開口を通じ
、該上段の第２の半導体薄膜のパッド用拡散領域と該下
段の第２の半導体薄膜のパッド用拡散領域とを相互に接
続する第２の導電膜配線を形成する工程とを有する本発
明による大規模集積回路の製造方法によって解決される
。

（作　用） 第１図（ａ）〜（Ｃ）　−１及び（Ｃ）　−２は本発明
の原理を示す工程断面図である。

即ち本発明は第１図（ａ）に示すように、例えばＳｉ基
板ｌ上にエピタキシャル成長させた炭化珪素（ＳｉＣ）
　薄膜２の素子領域３上に、該素子領域３に形成された
トランジスタ等の能動素子を用い第１の金属（導電）膜
配線（チップ内配線）６によって集積回路が形成され、
該ＳｉＣ薄膜２の一部領域例えば該素子領域３の周辺に
形成されたＳｉｃ　ａ膜２の底面に達するパッド用拡散
領域４上に前記金属膜配線６が導出接続され、該集積回
路の試験、選別を終わった同種または異種の複数の半導
体チップ１０１が用いられる。なお図において、５は層
間絶縁膜、７は被覆絶縁膜を示す。

そして第１回部）に示すように、この半導体チップ１０
１を、絶縁性基板８上に、ＳｉＣ薄膜２側を対向させて
接着剤９Ａにより接着した後、鎖線で示すＳｉ基板１を
選択的にエツチング除去して絶縁性基板８上に裏面を表
出するＳｉｃ　薄膜片２Ａ　（前記ＳｉＣ薄膜２に対応
）を固着残留せしめる。この際上記ＳｉＣ薄膜片２の裏
面にはパッド用拡散領域４の底面が露出する。

以後同様な方法によって、接着剤９Ｂ、９Ｃを介し、下
段のＳｉＣ薄膜片２Ａ裏面のパッド用拡散領域４が形成
されていない領域即ち素子領域に対応する領域上に、同
種または異種の半導体チップに形成されている上段のＳ
ｉＣ薄膜片２Ｂ、２Ｃ等を、表面を下にして、第１図（
Ｃ）　−１或いは第１図（Ｃ）　−２のように積み重ね
て接着し、この基板上に、各々のＳｉＣ薄膜片２Ａ、２
Ｂ、２０等のパッド用拡散領域４の底面を表出する開口
を有する絶縁膜１０を形成し、この開口を通じて各々の
ＳｉＣ薄膜片２Ａ、２Ｂ、２０等に形成されている集積
回路を第２の金属（導電）膜配線（チップ外配線）１１
で相互に接続することにより３次元構造の大規模集積回
路を構成する。

なお、第１図（ｂ）、（Ｃ）　−１、（Ｃ）　−２にお
いては、層間絶縁膜５、第１の金属膜配線６は省略する
。

上記構成において、第２半導体薄膜片即ちＳｉＣ薄膜片
２八、２Ｂ、２０等の厚さは０．０５〜０．５　ｐｍ程
度で形成することが充分に可能である。

そのため、絶縁性基板８と１段目のＳｉＣ薄膜片２へ上
面との段差ｈＡ、１段目のＳｉＣ薄膜片２Ａの上面と２
段目のＳｉｃ　ＦｉＩ膜片２Ｂ上面との段差ｈＢ、２段
目のＳｉＣ薄膜片２Ｂの上面と３段目のＳｉＣ薄膜片２
Ｃの上面との段差ｈＣ等は総て金属膜配線６、層間絶縁
膜５、接着剤９八或いは９Ｂ或いは９０等を含めても０
．５〜１．５μｍ程度の低い段差になる。この段差は、
金属薄膜形成技術におけるステップカバレージ性を充分
に満足できる値である。

従って本発明の方法によれば、３次元構造の大規模集積
回路の層間の接続を導電膜配線を用いリソグラフィ技術
により形成することが可能になり、これによって、積層
チップの層間接続の配線密度が向上できて高集積化が可
能になり、且つボンディング個所が減少して歩留り、信
頼性の向上、及び製造コストの低減が図れる。

〔実施例］ 以下本発明を、図示実施例により具体的に説明する。

第２図（ａ）〜（ｄ）は本発明の一実施例の工程断面図
、第３図は同実施例の模式斜視図、第４図（ａ）〜（ｄ
）は本発明に用いる半導体チップの形成工程の一実施例
を示す工程断面図、第５図は本発明の他の実施例の模式
図で、（ａ）は透視平面図、（ｂ）はＡ−Ａ矢視断面図
である。

全図を通じ同一対象物は同一符合で示す。

本発明に係る３次元構造の大規模集積回路の製造方法に
用いる半導体チップは、例えば以下に要部を示す工程断
面図第４図（ａ）〜（ｄ）を参照して説明する方法によ
り形成される。

第４図（ａ）参照 即ち、通常の方法、例えば５ｉＨＣ１ｉ　（）リクロロ
シラン）と　ＣＪａ　（プロパン）とＰＨ１（フォスフ
イン）の混合ガス中で、第１の半導体基板例えハ４００
〜６００μｍ程度の厚さを有する単結晶のＳｉ基板ｌを
１０００°Ｃ程度に加熱して、該Ｓｉ基板１上にＳｉと
エツチングの選択性を有する厚さｔ　＝２０００人程度
の第２の半導体薄膜即ちｎ型のＳｉＣａ膜２をエピタキ
シャル成長させる。

第４図ら）参照 次いで通常の集積回路の製造におけるのと同様の方法を
用いて、上記５ｔｃｌ膜２の素子領域３には例えばｐ・
型のソース／ドレイン領域１２Ａ　、１２Ｂとゲート絶
縁膜１３及びポリＳｉのゲート電極１４からなるＭＩＳ
Ｉ−ランジスタ（Ｔｒ）等の能動素子を、また、ＳｉＣ
薄膜２の一部領域例えば素子領域周辺に設けるパッド領
域１５にはＳｉＣ薄膜２の底面に達するｐ°型のパッド
用拡散領域４等を形成する。

第４図（Ｃ）参照 次いで上記チップ領域上に、ＰＳＧ等よりなる厚さ３０
００人程度０層間絶縁膜５を形成し、該層間絶縁膜５に
トランジスタＴｒのソース／ドレインＳＮ域１２Ａ　、
１２Ｂ等及びパッド用拡散領域４等の上面を表出するコ
ンタクト窓を形成し、該層間絶縁膜５上に通常の方法に
より前記コンタクト窓を介しソース／ドレイン領域１２
Ａ及び図示されないゲート開孔領域とパッド用拡散領域
４、及びソース／ドレイン領域１２Ｂ及び図示されない
ゲート開孔領域と図示されないトランジスタのソース／
ドレイン及びゲート領域或いはパッド用拡散領域等を相
互に接続する例えば厚さ０．５μｍ程度のアルミニウム
（ＡＩ）よりなるチップ内配線即ち第１の金属膜配線６
を形成する。

第４図（ｄ） 次いで通常上記チップ領域上に厚さ１μｍ程度のＰＳＧ
等よりなるパッシベーション用の被覆絶縁膜７を形成し
、更に該被覆絶縁膜７の、各々のチップ領域におけるパ
ッド用拡散領域４に対応する位置に該領域上の第１の金
属膜配線６を表出する試験用開口１６を形成し、該試験
用開口１６内に表出する第１の金属膜配線６及び図示さ
れない他領域の試験用開口内に表出する第１の金属膜配
線に、試験装置のプローブを接触させて該チップ領域に
形成されている集積回路の特性を試験し、正常な集積回
路が形成されているチップ領域に識別マークを付す。そ
して該基板を通常のダイシング手段によりチップ単位に
分割し、正常な集積回路が形成されている良品チップを
保管する。

本発明の方法に係る一実施例においては、下層のチップ
領域の直上部に上層のチップ領域が積層される構造なの
で、上、下層間の配線が可能なように、上層のチップが
、パッド用拡散領域の上部を残して下層のチップ上を覆
うように、順次小型になる複数種類の大きさのチップ１
０１Ａ、ｌ０ＩＢ、１ＯＩＣ等が用意される。

そして３次元構造の大規模集積回路は、以下に第２図（
ａ）〜（ｄ）を参照して説明する。なお第２図において
はチップ内で集積回路を構成している前記ソース／ドレ
イン領域１２八、１２Ｂ　、ゲート酸化膜１３、ゲート
電極１４、層間絶縁膜５、第１の金属膜配線６等は省略
する。

第２図（ａ）参照 先ず、パンケージ等を構成するセラミック等の絶縁性基
板８（配線基板の場合もある）上に硼素・燐珪酸ガラス
（ＢＰＳＧ）等よりなる絶縁性の接着剤９＾を厚さ１０
００人程度０皮膜状に形成した後、その上にＩＮ目にな
る半導体チップ１０１ＡをＳｉＣ”７Ｎ膜チツプ２Ａ側
を対向させて載置し、４００°Ｃ程度に加熱することに
よって固着する。そして鎖線で図示しである上記半導体
チップｌ０ＩＡのＳｉ基板ＩＡの部分を、苛性カリ液或
いは弗硝酸液を用いて選択的にエツチング除去する。図
中、７はチップの表面を保護する被覆絶縁膜を示す。

第２図（ｂ）参照 次いで、上記１層目のＳｉＣ薄膜片２Ａの表出する裏面
におけるパッド用拡散領域４が形成されていない領域即
ち集積回路が形成されている素子領域に対応する領域上
に、例えば前記同様の接着剤９Ｂを介して２段目になる
半導体チップｌ０ＩＢを、ＳｉＣ薄膜−片２Ｂ側を対向
させて接着し、次いで前記同様の手段により２段目チッ
プ１０１ＢのＳｉ基板１８部を選択的にエンチング除去
する。

第２図（Ｃ）参照 次いで、上記２層目のＳｉＣ薄膜片２Ｂの表出する裏面
における素子領域に対応する領域上に、前記同様の接着
剤９Ｃを介して３段目になる半導体チップｌ０ＩＣを、
ＳｉＣ薄膜片２Ｃ側を対向させて接着し、次いで前記同
様の手段により３段目チップ１０１ＣのＳｉ基板ＩＣ部
を選択的にエツチング除去する。

なお、ＳｉＣ薄膜片の重ね合わせは３第に限られるもの
ではなく、上記手法を繰り返し必要なだけ重ねることが
可能である。

第２図（ｄ）参照 次いで、上記ＳｉＣ薄膜片２Ａ、２Ｂ、２Ｃが積層され
ている基板８上にＣＶＤ法によりＰＳＧからなる厚さ０
．５μｍ程度の絶縁膜１０を形成し、通常のりソグラフ
ィ手段により該絶縁膜１０に各ＳｉＣ薄膜片加、２Ｂ、
２Ｃにおけるパッド用拡散領域４の底面を表出する開口
を形成し、次いで通常の配線形成手段により上記絶縁膜
１０上にその開口部を通じて各層のＳｉＣ薄膜片２Ａ、
２Ｂ、２Ｃのパッド用拡散領域４間を相互に接続するＡ
Ｉ等の第２の金属膜配線１１を形成し、本発明に係る３
次元構造の大規模集積回路が完成する。

第３図は該実施例の上記第２の金属膜配線１１の形成が
完了した状態をわかりやすく示した模式斜視図で、図中
の各符号は第２図と同一対象物を示している。

なお、第２図、第３図において、ＳｉＣ薄膜片から絶縁
性基板の図示されない配線パターンに導出される金属膜
配線は省略されている。

第５図は他の実施例、即ち上記実施例と同様の積層手段
を用いて形成され、且つ前記実施例と異なる積層構造の
３次元構造大規模集積回路を模式的に示した図で、（ａ
）は透視平面図、（ｂ）はＡ−Ａ矢視断面図である。

図中、２Ａ＋　、２Ａｚ　、２Ａ３．２Ａ４は１層目（
下層）のＳｉＣ薄膜片、２Ｂは２層目（上層）のＳｉＣ
薄■り片、４はパッド用拡散領域、７は被覆絶縁膜、８
は絶縁性基板、債、９Ｂは接着剤、１０は絶縁膜、１１
Ａは１層目のＳｉＣ薄膜片におけるパッド用拡散領域４
　（ａ図には図示されず）の底面を介して１層目のＳｉ
Ｃ薄膜片に形成されている集積回路（図示せず）同士を
相互に接続する金属膜配線、１１Ｂはパッド用拡散領域
４の底面を介して２層目の　ＳｉＣ薄膜片２Ｂに形成さ
れている集積回路（図示せず）と１層目のＳｉＣ′ａ膜
片に形成されている集積回路（図示せず）とを相互に接
続する金属膜配線を表している。

この構造においては、図（ａ）に示されるように、絶縁
性基板８上に並べて固着された複数枚の１層目のＳｉＣ
薄膜片例えば４枚のｓｔｃ　薄膜片２Ａ、、２Ａ２．２
Ａ３．２Ａ４上に跨る形で２層目のＳｉＣ薄膜片２Ｂが
固着される。従ってこの場合、下層のＳｉＣ薄膜片例え
ば４枚のＳｉＣ薄膜片２八ｒ　、２Ａｚ　、２Ａ３．２
Ａ４等は、上層のＳｉＣ薄膜片２Ｂが固着される領域に
パッド用拡散領域を設けないように予め設計されなけれ
ばならない。

なお第５図において、ＳｉＣ薄膜片から絶縁性基板の図
示されない配線パターンに導出される配線は省略されて
いる。

また各々のｓｉｃ　ＦＪ膜片に形成される集積回路も省
略されている。

以上の実施例において、集積回路が形成され積層される
ＳｉＣ薄膜片の厚さは２０００人程度０あるので、それ
に対応する絶縁性基板の上面と１層目のｓｉｃ　Ｆｉ！
膜片の上面間、１層目のＳｉＣ薄膜片の上面と２層目の
ＳｉＣ薄膜片の上面間、２層目のＳｉＣ薄膜片の上面と
３層目のｓｉｃ　ＷＪ膜片の上面間等の段差は、金属膜
配線、絶縁膜、接着剤等を含めても高々１μｍ程度であ
る。従って　上記層間を接続する配線を金属薄膜によっ
て形成してもカハレージ不良による断線を生ずることが
ない。

〔発明の効果〕

以上説明のように本発明によれば、チップを積み重ねて
構成する３次元構造の大規模集積回路における層間の配
線接続を、ポンディングワイヤによらずに金属膜配線に
より信頼度よく形成することができる。

従ってワイヤ接続において生じていた変形による相互間
の接触障害等の発生がないので層間接続配線の配設密度
が向上できて高集積化が可能になり、且つボンディング
個所が減少して歩留り、信頼性の向上、及び製造コスト
の低減が図れる。

【図面の簡単な説明】

第１図（ａ）〜（ｂ）、（Ｃ）　−１、（Ｃ）　−２は
本発明の原理を示す工程断面図、 第２図（ａ）〜（ｄ）は本発明の方法の一実施例の工程
断面図、 第３図は同じ（一実施例の模式斜視図、第４図（ａ）〜
（ｄ）は本発明に係るチップ形成方法の工程断面図、 第５図は本発明の他の実施例の模式図で（ａ）は透視平
面図、（ｂ）はＡ−Ａ矢視断面図、第６図は従来構造の
模式断面図 である。 図において、 ｌはＳｉ基板、 ２はＳｉＣ薄膜、 ２Ａ、　２Ｂ、　２ＣはＳｉＣ薄膜片、３は素子領域、 ４はパッド用拡散領域、 ５は層間絶縁膜、 ６は第１の金属（導電）膜配線 （チップ内配線）、 ７は被覆絶縁膜、 ８は絶縁性基板、 ９Ａ、　９Ｂ、　９Ｃは接着剤、 １０は絶縁膜、 １１は第２の金属（導電）膜配線 （チップ外配線）、 １０１は半導体チップ を示す。 シトづ芒り月／ｌ源チ里２７￥　Ｔ工オヱ町面りつ第　
ｊ　図 木受ＦＪｐｔの方３去の一莞杷例ｎニオ監ぼ汀面図第　
２Ｉ！］ 第 図 （ａ） 透 視千面 図 （ト） Ａ−Ａ　　久ネｔｍｔｉ　　図 ／Ｓ、発明６ワイ也ｄフ実方セＬ４り１σフ横ｙ（回部 図 ／＄イ色日月にイ子、う乎ップカ４〃綻方５すＪ）目乙
臘ｍｔｉ回部 図 従来構造の樺戎朝面図 第 図

Claims (1)

1. 【特許請求の範囲】 第１の半導体基板と、該半導体基板上にエピタキシャル
   成長させた該第１の半導体とエッチングの選択性を有す
   る第２の半導体薄膜と、該第２の半導体薄膜の表面部に
   能動素子が形成されてなる素子領域と、該第２の半導体
   薄膜に選択的に該第２の半導体薄膜の表面から裏面に達
   する深さに形成されたパッド用拡散領域と、該第２の半
   導体薄膜上に形成された第１の絶縁膜と、該第１の絶縁
   膜上に形成され該能動素子とパッド用拡散領域上の所定
   位置に対応する第１の開口を有する第１の絶縁膜と、該
   第１の絶縁膜上に形成され該第１の開口を通じて該能動
   素子間及び該能動素子と該パッド用拡散領域間を接続し
   て集積回路を構成する第１の導電膜配線とを有し、該集
   積回路の選別試験を完了してなる同種若しくは異種の複
   数の半導体チップを用い、 下段になる該半導体チップを、該第１の半導体に対して
   エッチングの選択性を有する絶縁性基板上に、該第２の
   半導体薄膜側を対向させて、直に若しくは該第１の半導
   体とエッチングの選択性を有する絶縁物質を介し接着す
   る工程と、 エッチング手段により該下段の半導体チップの第１の半
   導体基板を選択的に除去して、該絶縁性基板上に該下段
   の半導体チップの第２の半導体薄膜片を裏面を表出した
   状態で固着残留せしめる工程と、 該下段の第２の半導体薄膜片裏面の該パッド用拡散領域
   が配設されていない領域上に、該下段と同種若しくは異
   種の上段になる該半導体チップを、該第２の半導体薄膜
   側を対向させて、該第１の半導体とエッチングの選択性
   を有する絶縁物質を介し接着する工程と、 エッチング手段により該上段の半導体チップの半導体基
   板を選択的に除去して、該下段の第２の半導体薄膜裏面
   の該パッド用拡散領域が配設されていない領域の上部に
   、上段の第２の半導体薄膜片を裏面を表出した状態で固
   着残留せしめる工程と、 該第２の半導体薄膜片が重着された第２の半導体薄膜片
   積層体及び該絶縁性基板上に第２の絶縁膜を形成する工
   程と、 該第２の絶縁膜に、該下段及び上段の第２の半導体薄膜
   片におけるパッド用拡散領域の裏面を個々に表出する複
   数の第２の開口を形成する工程と、 該複数の第２の開口を通じ、該上段の第２の半導体薄膜
   のパッド用拡散領域と該下段の第２の半導体薄膜のパッ
   ド用拡散領域とを相互に接続する第２の導電膜配線を形
   成する工程とを有することを特徴とする大規模集積回路
   の製造方法。