JPH02135892A - バーストゲートパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （り産業上の利用分野 本発明は、家庭用ＶＴＲ（ビデオテープレコーダ）など
に用いて好適なりＧＰ（バーストゲートパルス）発生回
路に関するもので、特に安定にＢＧＰを得ることが出来
るＢＧＰ発生回路に関する。

（ロ）従来の技術 ＶＴＲにおいては、カラーテレビジョン信号の記録再生
処理に際してバースト信号の抜取りゃ再挿入などの操作
が必要であり、その為のＢＧＰを得ることが必要となる
。従来、そのようなりＧＰ発生回路として特開昭５６−
２５８８３号公報が知られている。第２図は、前記公報
に記載されたＢＧＰ発生回路を示すもので、端子（１）
から水平同期信号が印加されるＡＰＣ（自動位相制御）
検波回路（２）と、水平同期信号周波数（ｒＩ４）のＮ
倍（Ｎは整数）で発振するｖｃｏ（ｚ圧制御型発振器）
（３）と、端子（１）から水平同期信号が印加されると
ともに、前記Ｖ　ＣＯ（３）の出力信号をクロック信号
として計数するＢＧＰカウンタ（４）とを備えている。

Ｖ　ＣＯ（３）は、水平同期信号に同期して発振するよ
うにＡＰＣ検波回路（２）から制御信号が加えられてい
るので、水平同期信号に同期したＮ−ｆ’、ｌの信号が
、ＢＧＰカウンタ（４）に印加される、すると、ＢＧＰ
カウンタ（４）は、端子（１）からの水平同期信号に応
じて前記Ｎ−ｒ、の信号を計数し、所定計数後に「Ｈ」
レベルの出力信号を出力端子（５）に発生する。そして
、更に所定計数後に前記出力信号が「Ｈ」レベルから「
、Ｌ」レベルに反転する。その結果、出力端子（５）に
ＢＧＰを得ることが出来る。第２図の回路においては、
ＢＧＰカウンタ（４）に印加されるクロック信号が、水
平同期信号に同期しているので、ジッタの無いＢＧＰを
得ることが出来る。

（八〉発明が解決しようとする課題 しかしながら、第２図の回路においてはＶＣＯ（３）の
ロックレンジが水平同期信号にロックする為に広く設定
されており、発振の安定性が欠けるという問題があった
。特に、電源投入時や水平同期信号に外来ノイズが混入
した場合など、その発振が乱れ、ＢＧＰも乱れてしまう
という問題があった。又、Ｖ　ＣＯ（３）が色副搬送波
信号と無関係である為、バースト信号と同一のパルス幅
を有するＢＧＰを作成することが困難であった。

（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、発振周波数
が色副搬送波周波数の２ｎ倍（ｎは正の整数）で、Ｑの
高い出力信号を発生する電圧制御型発振器と、水平同期
信号に応じて前記電圧制御型発振器の出力信号を計数し
、バーストゲートパルスを発生するバーストゲートパル
スカウンタとから成ることを特徴とする。

（ネ）作用 本発明に依れば、発振周波数が色副搬送波の偶数倍で、
Ｑの高い重圧制御型発振器の発振出力を用いてＢＧＰを
作成しているので、ＢＧＰを安定に得ることが出来る。

（へ）実施例 第１図は、本発明の一実施例を示す回路図で、（６）は
色副搬送波周波数ｒｓｃの２１（ｎは整数）倍で発振す
るＶＸＯ（電圧制御型水晶発振器）、（７）は端子（８
）からのバースト信号と前記ｖＸＯ（６）の発振出力信
号との位相比較を行ない、その差に応じて前記Ｖ　Ｘ　
Ｏ（６）の発振を制御するＡＰＣ検波回路、（９）は前
記Ｖ　Ｘ　Ｏ（６）の２ｎｆ’ｓｃの発振出力信号を１
　／　ｍに分周する分周回路、及び（１０）は端子（１
１）からの水平同期信号に応じて、前記分周回路（９）
の分周出力を計数し、ＢＧＰを出力端子（１２）に発生
するＢＧＰカウンタである。

Ｖ　Ｘ　Ｏ（６）は、その振動子が水晶である為、その
Ｑ（先鋭度）が非常に高く発振が非常に安定している。

その為、電源投入時に、すぐに所定周波数で発振するこ
とが出来、外乱ノイズに対しても強い、今、ｖ　ｘ　Ｏ
＜６）から２ｎｆ’ｓｃの発振出力信号が発生すると、
該信号は分周回路（９）で１７　ｍに分周される。その
為、２ｎ／ｍｆ’ｓｃの信号がＢＧＰカウンタ（１０）
に印加きれる。ここで、ｎ７ｍは正の整数となるような
値に設定される。その為、ＢＧＰカウンタ（１０）には
ｆ’ｓｃの偶数倍の信号がクロックとして印加される０
例えば、第３図（ロ）の信号がクロック信号としてＢＧ
Ｐカウンタ（１０）に印加きれ、端子（１１）から第３
図（りの如き水平同期信号が印加されたとする。すると
、ＢＧＰカウンタ（１０）は、第３図（イ）の水平同期
信号の立ち上がりをトリガとして、第３図（ロ）の信号
を計数し、６周期（６カウント）後にｒ　Ｈ、レベルの
信号を発生する。そして、更に計数が進み２周期（２カ
ウント）後に「ＬＪレベルの信号に反転する。

従って、第１図の回路によれば、第３図（ハ）の如きＢ
ＧＰを出力端子（１２）に安定に得ることが出来る。

ところで、第１図の回路において、Ｖ　Ｘ　Ｏ（６）の
発振出力をｒｓｃの偶数倍に設定しているのは、水平同
期信号と副搬送波とがインターリーブ関係になっている
為である。それについて説明する。

今、Ｖ　Ｘ　Ｏ（６）の発振出力を反転させず直接ＢＧ
Ｐカウンタ（１１）に印加させたとすると、水平同期信
号とクロック信号との位相関係は、第４図（イ）及び（
ロ）の如くなる。すると、ＢＧＰとしては、第４図（ハ
）の如きものが発生する。第４図（ハ）のＢＧＰは、第
４図（イ）の水平同期信号に比べ一定時間（Ｔゎ）の位
相遅れを持つように設定されるが、この場合には図から
明らかな如く、２回目のパルスで、それ以上の遅れが生
じてしまう。そして、以降１水平同期毎にその位相遅れ
が発生し、これが画面上でのジッタになる。これは、副
搬送波ｆ、Ｃが水平同期信号ｆｌ（に対し くただし、ｎ、は正の整数） のインターリーブ関係を有している為である。

そこで、本発明においては、Ｖ　Ｘ　Ｏ（６）の出力を
ｆ’ｓｃの偶数倍に設定し、前述のインターリーブ関係
を取り除いている。即ち、第（１）式において、両辺に
２ｎ、をかけると、 ＝ｎｌ（２ｎ＋＋１）ｆ’、ｌ”・・（２）となり、水
平同期信号と２１１ｆ’ｓｃは同期がとれることになり
、ジッタの発生を助士することが出来る。

さて、前述の説明は、全てＮＴＳＣ方式の場合について
であるが、ＰＡＬ方式でも同様に行なうことが出来る。

ＰＡＬ方式ではｒｓｃとｆ’Ｈの関係が ｆ’５ｃ＝（２８３＋３／４　）　ｆ’Ｈ・・・””（
３）となっている。その為、１％。を４ｎｓ倍にすれば
良い。

尚、家庭用ＶＴＲの色信号処理回路では色信号の周波数
を変換する為の周波数変換回路を必要とするが、その様
な周波数変換回路には記録時バースト信号に同期して発
振するｖＸＯが必要となる。第１図のＶ　Ｘ　Ｏ（６）
は、前記ＶＸＯのことであり、ＡＰＣ検波回路（７）と
ともに通常のＶＴＲに配置されているものである。

（ト）発明の効果 以上述べた如く、本発明に依ればｖＸＯの発振出力信号
をＢＧＰカウンタのクロックとして用いているので、電
源投入時や外乱ノイズが混入した場合でも安定にＢＧＰ
を発生させることが出来る。又、本発明に依れば、クロ
ック信号の周波数をｆ’　ｓｃの偶数倍に設定し、クロ
ック信号の水平同期信号に対するインターリーブ関係を
除去させているので、ＢＧＰのジッタも完全になくすこ
とが出来る。更に、本発明に依れば、バースト信号周期
の整数倍のＢＧＰ幅のＢＧＰを作成することが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は従
来のＢＧＰ発生回路を示す回路図、第３図（イ）乃至く
ハ）は第１図の説明に供する為の波形図、及び第４図（
イ）乃至（八）は第１図の説明に供する為の波形図であ
る。 （６）・・・ＶＸＯｌ　（９）・・・分周回路、　（１
０）・・・ＢＧＰカウンタ。

Claims (2)

【特許請求の範囲】
1. （１）発振周波数が色副搬送波周波数の２ｎ倍（ｎは正
   の整数）で、Ｑの高い出力信号を発生する電圧制御型発
   振器と、 水平同期信号に応じて前記電圧制御型発振器の出力信号
   を計数し、バーストゲートパルスを発生するバーストゲ
   ートパルスカウンタと から成ることを特徴とするバーストゲートパルス発生回
   路。
2. （２）前記電圧制御型発振器は、電圧制御型水晶発振器
   で構成されることを特徴とする請求項第１項記載のバー
   ストゲートパルス発生回路。