JPH02137323A - 低応力薄膜の形成方法 - Google Patents
低応力薄膜の形成方法Info
- Publication number
- JPH02137323A JPH02137323A JP63291587A JP29158788A JPH02137323A JP H02137323 A JPH02137323 A JP H02137323A JP 63291587 A JP63291587 A JP 63291587A JP 29158788 A JP29158788 A JP 29158788A JP H02137323 A JPH02137323 A JP H02137323A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- stress
- film
- substrate
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 abstract description 30
- 238000000137 annealing Methods 0.000 abstract description 5
- 229910003460 diamond Inorganic materials 0.000 description 6
- 239000010432 diamond Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は基板（以下、ウェハという）の表面への低応力
薄膜の形成方法に関する。
薄膜の形成方法に関する。
従来、各種半導体デバイスあるいはＸ線マスク基板等に
用いられる薄膜の形成において、該薄膜の応力を低減し
たり、あるいは適当な応力に制御したりする必要がある
場合、成膜方法及び成膜条件を特定の条件に精密に制御
して所望の応力を得るか、もしくは成膜後に特定の条件
で該薄膜を７ニールして適正応力を得るか、あるいはま
た異なる方法で堆積した複数の薄膜を積層して全体とし
て適正応力になるようにする方法のいずれかによってい
た。例えば、ＩＥＣＲプラズマＣｖＤ法によりＳｉ基板
上に堆積したシリコン窒化膜は一般に圧縮応力を有して
おり、これをＸ線マスク基板として利用する場合には、
シリコン窒化膜を堆積した後、Ｓｉ基板を数百℃の窒素
雰囲気中でアニールして該シリコン窒化膜の残留応力を
張力に変化させる必要があった。
用いられる薄膜の形成において、該薄膜の応力を低減し
たり、あるいは適当な応力に制御したりする必要がある
場合、成膜方法及び成膜条件を特定の条件に精密に制御
して所望の応力を得るか、もしくは成膜後に特定の条件
で該薄膜を７ニールして適正応力を得るか、あるいはま
た異なる方法で堆積した複数の薄膜を積層して全体とし
て適正応力になるようにする方法のいずれかによってい
た。例えば、ＩＥＣＲプラズマＣｖＤ法によりＳｉ基板
上に堆積したシリコン窒化膜は一般に圧縮応力を有して
おり、これをＸ線マスク基板として利用する場合には、
シリコン窒化膜を堆積した後、Ｓｉ基板を数百℃の窒素
雰囲気中でアニールして該シリコン窒化膜の残留応力を
張力に変化させる必要があった。
しかしながら、上記の第１の方法の場合には、薄膜の応
力を適正に制御しようとすると、薄膜の他の特性が犠牲
になる。また上記第２の方法においては、高温でアニー
ルするため、デバイス製造プロセスには適用が極めて限
定されることや、アニールによってその薄膜の本来の性
質が変えられてしまうという不都合があった。さらに上
記第３の成膜方法は工程が複雑になるばかりでなく、薄
膜の種類によっては適当な組合せがなく、低応力化する
ことができないなどの欠点があった。
力を適正に制御しようとすると、薄膜の他の特性が犠牲
になる。また上記第２の方法においては、高温でアニー
ルするため、デバイス製造プロセスには適用が極めて限
定されることや、アニールによってその薄膜の本来の性
質が変えられてしまうという不都合があった。さらに上
記第３の成膜方法は工程が複雑になるばかりでなく、薄
膜の種類によっては適当な組合せがなく、低応力化する
ことができないなどの欠点があった。
本発明の目的は前記課題を解決した低応力薄膜の形成方
法を提供することにある。
法を提供することにある。
前記目的を達成するため、本発明に係る低応力薄膜の形
成方法においては、基板の一面上に所望の応力を有する
第１の薄膜を堆積し、該基板の他面上に前記第１の薄膜
と等しい極性の応力を有する第２の薄膜を堆積し、その
後第１の薄膜を除去して第２の薄膜の応力を低減させる
ものである。
成方法においては、基板の一面上に所望の応力を有する
第１の薄膜を堆積し、該基板の他面上に前記第１の薄膜
と等しい極性の応力を有する第２の薄膜を堆積し、その
後第１の薄膜を除去して第２の薄膜の応力を低減させる
ものである。
（作用〕
本発明によれば、特別な成膜条件の設定や成膜後のアニ
ールを施さずとも１本来残留応力の大きい薄膜を、その
薄膜の他の性質を殆ど変化させずに低応力化できる。
ールを施さずとも１本来残留応力の大きい薄膜を、その
薄膜の他の性質を殆ど変化させずに低応力化できる。
次に本発明の一実施例として、低応力のダイヤモンド膜
をウェハの表面に形成する方法を図面を用いて工程順に
説明する。第１図（ａ）に示すように、Ｓ１基板１１の
裏面にｒｆスパッタリング法により高融点金属膜（例え
ばＷ膜）１２を堆積する。このとき、ガス圧を約２Ｐａ
ないし１０Ｐａ、 ｒｆパワーを約１ｖ／−なイＬ５Ｗ
／ａＨ：制御すルト、該Ｗ［１２は約２ Ｘ １０Ｌ。
をウェハの表面に形成する方法を図面を用いて工程順に
説明する。第１図（ａ）に示すように、Ｓ１基板１１の
裏面にｒｆスパッタリング法により高融点金属膜（例え
ばＷ膜）１２を堆積する。このとき、ガス圧を約２Ｐａ
ないし１０Ｐａ、 ｒｆパワーを約１ｖ／−なイＬ５Ｗ
／ａＨ：制御すルト、該Ｗ［１２は約２ Ｘ １０Ｌ。
ｄｙｎ／ ａｉの圧縮応力を生ずるため、該Ｓｉ基板１
１の表面はＷ［１２の膜厚に応じて凹面に反る（第１図
（ｂ））。
１の表面はＷ［１２の膜厚に応じて凹面に反る（第１図
（ｂ））。
Ｗ膜１２の厚さは、後に堆積するダイヤモンド膜の厚さ
に応じて最適化する。
に応じて最適化する。
次に例えばＣＨ４ガスと１１．ガスを用いた［ＥＣＲプ
ラズマＣＶＤ法により、該Ｓｉ基板１１を約１０００℃
に加熱しつつ、ダイヤモンド膜１３をこのＳｉ基板］１
の表面に堆積する（第１図（Ｃ））。こうして堆積した
ダイヤモンド膜１３は通常的Ｉ Ｘ １０ｉＱｄｙｎ／
ａＪの圧縮応力を有し、先にＳｉ基板の裏面に堆積した
Ｗ膜１２の圧縮応力と相殺しあって、Ｓｉ基板１１の反
りは軽減される。
ラズマＣＶＤ法により、該Ｓｉ基板１１を約１０００℃
に加熱しつつ、ダイヤモンド膜１３をこのＳｉ基板］１
の表面に堆積する（第１図（Ｃ））。こうして堆積した
ダイヤモンド膜１３は通常的Ｉ Ｘ １０ｉＱｄｙｎ／
ａＪの圧縮応力を有し、先にＳｉ基板の裏面に堆積した
Ｗ膜１２の圧縮応力と相殺しあって、Ｓｉ基板１１の反
りは軽減される。
この段階で前記Ｗ膜１２には、堆積直後に比べてさらに
大きな圧縮応力を生じている。しかる後、Ｓｉ基板１１
の裏面に堆積したＷ膜１２を任意のエツチング方法、例
えば湿式エツチング法により除去すると、該Ｗ膜１２に
よる応力が除去される結果、該Ｓｉ基板１１はほぼ平坦
な初期状態に戻る（第１図（ｄ））。
大きな圧縮応力を生じている。しかる後、Ｓｉ基板１１
の裏面に堆積したＷ膜１２を任意のエツチング方法、例
えば湿式エツチング法により除去すると、該Ｗ膜１２に
よる応力が除去される結果、該Ｓｉ基板１１はほぼ平坦
な初期状態に戻る（第１図（ｄ））。
すなわち、この状態においてはダイヤモンド膜及びＳｉ
基板双方の応力は殆どゼロである。
基板双方の応力は殆どゼロである。
なお、上記実施例においては目的とする低応力化すべき
薄膜としてＯＣＲプラズマＣｖＤ法のダイヤモンド膜を
、また基板の裏面に形成する反り補正用薄膜としてスパ
ッタ金属膜をそれぞれ用いたが、本発明は上記の組合せ
の場合に限定されるものではなく、目的の薄膜の応力と
同極性で大きさがほぼ等しい応力を有する薄膜を基板の
裏面に予め堆積する場合が全て含まれる。
薄膜としてＯＣＲプラズマＣｖＤ法のダイヤモンド膜を
、また基板の裏面に形成する反り補正用薄膜としてスパ
ッタ金属膜をそれぞれ用いたが、本発明は上記の組合せ
の場合に限定されるものではなく、目的の薄膜の応力と
同極性で大きさがほぼ等しい応力を有する薄膜を基板の
裏面に予め堆積する場合が全て含まれる。
本発明によれば、従来一般に用いられている成膜方法の
最も一般的な成膜条件を用いて、所望の性質を有し且つ
残留応力の殆どない薄膜を堆積することができる効果を
有する。
最も一般的な成膜条件を用いて、所望の性質を有し且つ
残留応力の殆どない薄膜を堆積することができる効果を
有する。
第１図（ａ）〜（，１）は本発明の一実施例を工程順に
示す模式断面図である。
示す模式断面図である。
Claims (1)
- （１）基板の一面上に所望の応力を有する第１の薄膜を
堆積し、該基板の他面上に前記第１の薄膜と等しい極性
の応力を有する第２の薄膜を堆積し、その後第１の薄膜
を除去して第２の薄膜の応力を低減させることを特徴と
する低応力薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291587A JPH02137323A (ja) | 1988-11-18 | 1988-11-18 | 低応力薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291587A JPH02137323A (ja) | 1988-11-18 | 1988-11-18 | 低応力薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02137323A true JPH02137323A (ja) | 1990-05-25 |
Family
ID=17770870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63291587A Pending JPH02137323A (ja) | 1988-11-18 | 1988-11-18 | 低応力薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02137323A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004029736A (ja) * | 2002-03-29 | 2004-01-29 | Hoya Corp | 電子デバイス用基板の平坦度決定方法および製造方法、マスクブランクおよび転写用マスクの製造方法 |
| KR100577526B1 (ko) * | 1999-08-17 | 2006-05-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
1988
- 1988-11-18 JP JP63291587A patent/JPH02137323A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577526B1 (ko) * | 1999-08-17 | 2006-05-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2004029736A (ja) * | 2002-03-29 | 2004-01-29 | Hoya Corp | 電子デバイス用基板の平坦度決定方法および製造方法、マスクブランクおよび転写用マスクの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7316379B2 (ja) | 裏側物理的気相堆積の方法及び装置 | |
| US6029680A (en) | Method for in situ removal of particulate residues resulting from cleaning treatments | |
| JPH0390572A (ja) | 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法 | |
| TW202013440A (zh) | 用於減弱cvd和圖案化hvm系統的晶圓彎曲的方法和設備 | |
| CN110344013B (zh) | 溅射方法 | |
| US6743485B2 (en) | Pre-treatment for salicide process | |
| RU2113034C1 (ru) | Полупроводниковое устройство, обладающее двухслойной силицидной структурой и способы его изготовления /варианты/ | |
| JPH02137323A (ja) | 低応力薄膜の形成方法 | |
| US6224942B1 (en) | Method of forming an aluminum comprising line having a titanium nitride comprising layer thereon | |
| JPH05335216A (ja) | Ｘ線マスク及びその製造方法 | |
| JPH10237639A5 (ja) | ||
| JP7488147B2 (ja) | ハードマスク及びハードマスクの製造方法 | |
| JP2703228B2 (ja) | 窒化シリコン膜の形成方法 | |
| US6420263B1 (en) | Method for controlling extrusions in aluminum metal lines and the device formed therefrom | |
| JPH04286332A (ja) | 薄膜形成方法 | |
| JP3003610B2 (ja) | 半導体装置の製造方法 | |
| JP2773937B2 (ja) | 半導体装置の製造方法 | |
| JPH01238126A (ja) | 半導体装置の製造方法 | |
| JPS61214430A (ja) | 半導体装置の製法 | |
| US20040222083A1 (en) | Pre-treatment for salicide process | |
| JP2581281B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH08111413A (ja) | 二つのタイプのＴｉＮを作る方法およびその方法により作られたレーヤ | |
| JPWO2023144493A5 (ja) | ||
| JP2841457B2 (ja) | アルミニウム膜の形成方法 | |
| JP2782797B2 (ja) | 半導体装置の製造方法 |