JPH02137416A - 電子回路 - Google Patents
電子回路Info
- Publication number
- JPH02137416A JPH02137416A JP63291517A JP29151788A JPH02137416A JP H02137416 A JPH02137416 A JP H02137416A JP 63291517 A JP63291517 A JP 63291517A JP 29151788 A JP29151788 A JP 29151788A JP H02137416 A JPH02137416 A JP H02137416A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- output
- electronic circuit
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、少（とも２つの入力信号により、出力が、セ
ット、リセットされる電子回路に関する［発明の概要コ 本発明は、第１の入力信号のエツジにより、出［従来の
技術］ 従来のセット・リセット型電子回路は、ＮｏＲを用いた
場合第２図のようになり、動作は、第４図に示したよう
にレベル動作となる。
ット、リセットされる電子回路に関する［発明の概要コ 本発明は、第１の入力信号のエツジにより、出［従来の
技術］ 従来のセット・リセット型電子回路は、ＮｏＲを用いた
場合第２図のようになり、動作は、第４図に示したよう
にレベル動作となる。
即ち、第２図の２３の入力信号２人が１（Ｈ”である限
り、２５の出力信号２Ｃは、Ｌ”となり、２５の入力信
号２人が′Ｌ″′で、２４０入力信号２Ｂが、′Ｈ”に
なると、２５の出力信号２Ｃは”Ｈ”になる。
り、２５の出力信号２Ｃは、Ｌ”となり、２５の入力信
号２人が′Ｌ″′で、２４０入力信号２Ｂが、′Ｈ”に
なると、２５の出力信号２Ｃは”Ｈ”になる。
［発明が解決しようとする課題］
しかし、前述の従来技術では、セット、リセットの動作
が、入力信号のレベルで行われているため、入力信号の
パルス幅以下の出力を得ることが出来ないという問題点
を有する。
が、入力信号のレベルで行われているため、入力信号の
パルス幅以下の出力を得ることが出来ないという問題点
を有する。
そこで、本発明はこのような間層点を解決するもので、
その目的とするところは、入力信号のエツジを用いて、
出力をセット、リセットする電子回路を提供するところ
にある。
その目的とするところは、入力信号のエツジを用いて、
出力をセット、リセットする電子回路を提供するところ
にある。
［課題を解決するための手段］
本発明の電子回路は、少くとも２つの入力信号を有し、
その第１の入力信号の・立上りエツジ（または立下りエ
ツジ）で、出力がセットされ、第２の入力信号の立上り
エツジ（または立下りエツジ）で、出力がリセットされ
ることを特徴とする。
その第１の入力信号の・立上りエツジ（または立下りエ
ツジ）で、出力がセットされ、第２の入力信号の立上り
エツジ（または立下りエツジ）で、出力がリセットされ
ることを特徴とする。
［実施例コ
第１図は、本発明の実力瓜例における回路図であり１、
動作は第３図に示したように、エツジ動作となる。
動作は第３図に示したように、エツジ動作となる。
即ち、第１図の１４の入力信号１Ａの立上りエツジで、
１７の出力信号１Ｃは、ｕ Ｈ＃になり、１６の入力信
号１Ｂの立上りエツジで、１７の出力信号１Ｃは、Ｌ”
になる。また第３図のＴ１のパルスは、入力信号１人と
入力信号１Ｂの立上りエツジの位相差で発生する。
１７の出力信号１Ｃは、ｕ Ｈ＃になり、１６の入力信
号１Ｂの立上りエツジで、１７の出力信号１Ｃは、Ｌ”
になる。また第３図のＴ１のパルスは、入力信号１人と
入力信号１Ｂの立上りエツジの位相差で発生する。
第１図の１１はＤＦＥ’であり、クロックである入力信
号１人の立上りエツジで、出力信号１Ｃが′Ｈ”になり
、１２のＤＦ’？のリセット端子に接続されており、こ
のＤＦＦのクロックである人力信号１Ｂの入力を可能と
する。ここで入力信号１Ｂに立上りエツジが来ると、出
力信号１Ｄが°゛Ｈτになり、１１のＤＢ’？の出力信
号１ＣがＩ（ＬＩＩになる。また、出力信号１Ｃが”Ｌ
ＩＩになることにより、１２のＤＦＦの出力信号ＩＤ＆
ｉ″Ｌ”になり、１１のＤＦＦ’のクロックである入力
信号１人の入力を可能にする。
号１人の立上りエツジで、出力信号１Ｃが′Ｈ”になり
、１２のＤＦ’？のリセット端子に接続されており、こ
のＤＦＦのクロックである人力信号１Ｂの入力を可能と
する。ここで入力信号１Ｂに立上りエツジが来ると、出
力信号１Ｄが°゛Ｈτになり、１１のＤＢ’？の出力信
号１ＣがＩ（ＬＩＩになる。また、出力信号１Ｃが”Ｌ
ＩＩになることにより、１２のＤＦＦの出力信号ＩＤ＆
ｉ″Ｌ”になり、１１のＤＦＦ’のクロックである入力
信号１人の入力を可能にする。
ここで第１図の実施例では、入力信号のエツジを検出す
るのにＤＦＦを用いたが、他に、ＴＫＦＦでも同様の回
路は実現できる。また、第７図の１５の入力信号１Ｅは
、この回路の初期設定を行うものであり、必ずしも必要
ではない。
るのにＤＦＦを用いたが、他に、ＴＫＦＦでも同様の回
路は実現できる。また、第７図の１５の入力信号１Ｅは
、この回路の初期設定を行うものであり、必ずしも必要
ではない。
［発明の効果］
以上本発明によれば、入力信号のエツジを用いて、出力
をセット、リセットすることにより、入力信号のパルス
幅より小さな出力パルスが得られるという効果を有する
。また、動作の基本が入力信号のエツジで決定されるの
で、入力信号のパルス幅に関係な（動作できるという効
果を有する。
をセット、リセットすることにより、入力信号のパルス
幅より小さな出力パルスが得られるという効果を有する
。また、動作の基本が入力信号のエツジで決定されるの
で、入力信号のパルス幅に関係な（動作できるという効
果を有する。
第１図は本発明の電子回路の一実施例を示す回路図。
第２図は従来の電子回路を示す回路図。
第６図は第１図の本発明の電子回路の動作を示すタイミ
ング図。 第４図は、第２図の従来の電子回路の動作を示すタイミ
ング図。 １１ ・・・・・・・・・ ＤＦＦ １２ ・・・・・・・・・ ＤＦＦ １３・・・・・・・・、２人力ＮＯＲ １４・・・・・・・・・入力信号１人 ５・・・・・・・・・入力信号１ ６・・・・・・・・・入力信号１ ７・・・・・・・・・出力信号１ ８・・・・・・・・・出力信号１ １・・・・・・・・・２人力Ｎ。 ２・・・・・・・・・２人力Ｎ。 ３・・・・・・・・・入力信号２ ４・・・・・・・・・入力信号２ ５・・・・・・・・・出力信号２ 以上
ング図。 第４図は、第２図の従来の電子回路の動作を示すタイミ
ング図。 １１ ・・・・・・・・・ ＤＦＦ １２ ・・・・・・・・・ ＤＦＦ １３・・・・・・・・、２人力ＮＯＲ １４・・・・・・・・・入力信号１人 ５・・・・・・・・・入力信号１ ６・・・・・・・・・入力信号１ ７・・・・・・・・・出力信号１ ８・・・・・・・・・出力信号１ １・・・・・・・・・２人力Ｎ。 ２・・・・・・・・・２人力Ｎ。 ３・・・・・・・・・入力信号２ ４・・・・・・・・・入力信号２ ５・・・・・・・・・出力信号２ 以上
Claims (1)
- 少くとも２つの入力信号を有し、その第１の入力信号の
立上りエッジ（または、立下りエッジ）で、出力がセッ
トされ、第２の入力信号の立上りエッジ（または、立下
りエッジ）で、前記出力がリセットされることを特徴と
する電子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291517A JPH02137416A (ja) | 1988-11-18 | 1988-11-18 | 電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291517A JPH02137416A (ja) | 1988-11-18 | 1988-11-18 | 電子回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02137416A true JPH02137416A (ja) | 1990-05-25 |
Family
ID=17769919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63291517A Pending JPH02137416A (ja) | 1988-11-18 | 1988-11-18 | 電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02137416A (ja) |
-
1988
- 1988-11-18 JP JP63291517A patent/JPH02137416A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02137416A (ja) | 電子回路 | |
| US3916223A (en) | MOS squaring synchronizer-amplifier circuit | |
| JPH042024B2 (ja) | ||
| JPH0540586Y2 (ja) | ||
| JPS63269822A (ja) | 位相検波回路 | |
| JPH0540469Y2 (ja) | ||
| JPH03113530U (ja) | ||
| JPS5996983U (ja) | 信号選択走査回路 | |
| JPH04119721A (ja) | 非同期信号選択回路 | |
| JPS60112127U (ja) | パルス遅延装置 | |
| JPH0548432U (ja) | 波形整形回路 | |
| JPH0223092B2 (ja) | ||
| JPS5988946U (ja) | 入力回路 | |
| JPS5882039U (ja) | 位相比較回路 | |
| JPS59187271U (ja) | 同期分離回路 | |
| JPS5914449U (ja) | 同期信号入力回路 | |
| JPS6049490A (ja) | プリセッタブル・カウンタ | |
| JPS60126918A (ja) | Ν列パルス検出回路 | |
| JPS59121943U (ja) | ロジツクレベル設定回路 | |
| JPS6140029U (ja) | 信号減衰装置 | |
| JPS59118006U (ja) | 自動調整装置 | |
| JPS5823432U (ja) | 雑音抑圧回路 | |
| JPS58147312U (ja) | 増幅回路 | |
| JPS61113550U (ja) | ||
| JPS5828468U (ja) | 信号の混合装置 |