JPS63269822A - 位相検波回路 - Google Patents
位相検波回路Info
- Publication number
- JPS63269822A JPS63269822A JP62106030A JP10603087A JPS63269822A JP S63269822 A JPS63269822 A JP S63269822A JP 62106030 A JP62106030 A JP 62106030A JP 10603087 A JP10603087 A JP 10603087A JP S63269822 A JPS63269822 A JP S63269822A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reset
- circuit
- level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＰＬＬ制御に用いる２信号間の位相差を検出す
る位相検波回路に関する。
る位相検波回路に関する。
（従来の技術）
従来この種の回路は第５図のように２つの信号検出回路
１６．１７と、リセット回路１８とから構成されており
、２つの信＞３ Ｒ５とｖｌが到来したことを検出した
リセット信号（ＮＡＮＤゲート９の出力信号）を、２つ
の信号到来検出出力にそれぞれゲート合成（ＮＡＮＤゲ
ート２及び８に加える）して位相検波出力Ｕ、、Ｄ、を
出力していた。
１６．１７と、リセット回路１８とから構成されており
、２つの信＞３ Ｒ５とｖｌが到来したことを検出した
リセット信号（ＮＡＮＤゲート９の出力信号）を、２つ
の信号到来検出出力にそれぞれゲート合成（ＮＡＮＤゲ
ート２及び８に加える）して位相検波出力Ｕ、、Ｄ、を
出力していた。
（発明が解決しようとする問題点）
しかしそのような構成に於ては、先に信号か到来した側
の出力にのみ検出信号が現われ、同時に到来した場合は
何れにも検出信号が現われない。
の出力にのみ検出信号が現われ、同時に到来した場合は
何れにも検出信号が現われない。
第２図（ａ）は従来回路の人力信号ｒｔ、、ｖ、。
ＮＡＮＤゲート９の出力信号及び出力信号ＬＪ、。
Ｄ、の波形について例示したものである。同図に於て、
人力信号Ｒ，が点線の如く入力信号Ｖ１より僅かに早い
ときは、出力信号Ｕ１は点線の如く出力するが、同時に
到来するときは実線の如く出力信号Ｕ ＋ 、 Ｄ Ｉ
は出力しない。
人力信号Ｒ，が点線の如く入力信号Ｖ１より僅かに早い
ときは、出力信号Ｕ１は点線の如く出力するが、同時に
到来するときは実線の如く出力信号Ｕ ＋ 、 Ｄ Ｉ
は出力しない。
従って、２つのパルスの積分差を位相検波出力とする位
相検波特性は第３図の（ａ）のように位相差Ｏの近くに
不感帯か現われ、ＰＬＬ制御が不安定となる欠点があっ
た。
相検波特性は第３図の（ａ）のように位相差Ｏの近くに
不感帯か現われ、ＰＬＬ制御が不安定となる欠点があっ
た。
（問題点を解決するための手段）
本発明は２つの信シＪ到来検出出力を何れも十分飽和さ
仕ｌこ後リセットさせ、２つの信シシが到来したことを
検出したリセット信号を、２つの信号到来検出出力何れ
にもゲート合成しないことにより、イケ柑差０の近くの
不感帯をなくし、更に、位相差に対する検出のリニアリ
ティを改善するようにししたものである。以下本発明の
実施例を図面により詳細に説明する。
仕ｌこ後リセットさせ、２つの信シシが到来したことを
検出したリセット信号を、２つの信号到来検出出力何れ
にもゲート合成しないことにより、イケ柑差０の近くの
不感帯をなくし、更に、位相差に対する検出のリニアリ
ティを改善するようにししたものである。以下本発明の
実施例を図面により詳細に説明する。
（実施例）
第１図は本発明の一実施例で１．２．３，４゜５．６，
７．８及び９はＮΔＮＤゲートで、ＩＯは遅延回路、Ｒ
，及び■１は入力信号、Ｕ、及びり。
７．８及び９はＮΔＮＤゲートで、ＩＯは遅延回路、Ｒ
，及び■１は入力信号、Ｕ、及びり。
は位相検波出力である。
Ｎ Ａ Ｎ ＤゲートＩ、２．３及び４で信号検出回路
１１を構成し、ＮΔＮＤゲート５．６．７及び８でもう
１つの信号検出回路１２を構成し、更に、ＮΔＮＤゲー
ト９及び遅延回路１０でリセット回路１３を構成してい
る。
１１を構成し、ＮΔＮＤゲート５．６．７及び８でもう
１つの信号検出回路１２を構成し、更に、ＮΔＮＤゲー
ト９及び遅延回路１０でリセット回路１３を構成してい
る。
入力信号Ｒ、７＞（ＨレベルのときにＮＡＮＤゲートｌ
の出力はＬレベルとなり、従って、ＮＡＮＤゲート３及
び４により構成されたＳＲフリップフロップの動作によ
りＮＡＮＤゲート３の出力はトＩレベルになり、ＮＡＮ
Ｄゲート２の出力Ｕ１はＨレベルとなる。
の出力はＬレベルとなり、従って、ＮＡＮＤゲート３及
び４により構成されたＳＲフリップフロップの動作によ
りＮＡＮＤゲート３の出力はトＩレベルになり、ＮＡＮ
Ｄゲート２の出力Ｕ１はＨレベルとなる。
次に、人力信号Ｒ０がＬレベルとなると、ＮＡＮＤゲー
トｌ及び３の出力は共にＨレベルとなることで信号を検
出する。また、このときＮΔＮＤゲート２の出力Ｕｌは
Ｌ１ノベルに変わる。
トｌ及び３の出力は共にＨレベルとなることで信号を検
出する。また、このときＮΔＮＤゲート２の出力Ｕｌは
Ｌ１ノベルに変わる。
同様に、人力信号Ｖ、が■］レベルからＬレベルに変化
するとＮＡＮＤゲート６及び７の出力は共にｒ＋レベル
となることで信号を検出する。また、このときＮＡＮＤ
ゲート８の出力り、はＬレベルに変わる。
するとＮＡＮＤゲート６及び７の出力は共にｒ＋レベル
となることで信号を検出する。また、このときＮＡＮＤ
ゲート８の出力り、はＬレベルに変わる。
２つのし信号が到来したことで、ＮＡＮＤゲート１，３
．６及び７の出力が共にＨレベルとなることから、リセ
ット回路１３のＮＡＮＤゲート９の出力はＬレベルに変
わり、これを遅延回路１０て遅延させて信号検出回路１
１、Ｉ２の共通リセブト端ｒ−へを経てＮΔＮｌ）ゲー
ト４及び５に加えることでリセッＩ・動作させる。
．６及び７の出力が共にＨレベルとなることから、リセ
ット回路１３のＮＡＮＤゲート９の出力はＬレベルに変
わり、これを遅延回路１０て遅延させて信号検出回路１
１、Ｉ２の共通リセブト端ｒ−へを経てＮΔＮｌ）ゲー
ト４及び５に加えることでリセッＩ・動作させる。
リセット動作によりＮ Ａ Ｎ Ｉ）ゲート３及び６の
出力をＬレベルとし、従ってリセット動作は解除され、
また、ＮＡＮＤゲート２及び８の出力Ｕ。
出力をＬレベルとし、従ってリセット動作は解除され、
また、ＮＡＮＤゲート２及び８の出力Ｕ。
及びり、は共にＩＩレヘルに戻る。
リセット信号の遅延には、バッファ回路を多段に接続す
るか或はＲ，ｃ（抵抗コンデンサ）による遅延回路を用
いる。
るか或はＲ，ｃ（抵抗コンデンサ）による遅延回路を用
いる。
このように構成することにより、第３図の（ｂ）のよう
に不感帯のないリニアリティの良い位相検波特性か得ら
れる。
に不感帯のないリニアリティの良い位相検波特性か得ら
れる。
第２図（ｂ）は人力（＋３ ”３’ Ｉ？１か入力信号
Ｖ１より僅かに早く到来した場合の位相検波出力ＬＪ
＋及びり、の波形、リセット検出のＮΔＮＤゲート９の
出力波形及びｄ延後のリセット信号波形を現わしたもの
である。又同時到来の場合も示してあり、その場合ら出
力信号ｔＪ、、Ｉ）、は実線の如く出力する。
Ｖ１より僅かに早く到来した場合の位相検波出力ＬＪ
＋及びり、の波形、リセット検出のＮΔＮＤゲート９の
出力波形及びｄ延後のリセット信号波形を現わしたもの
である。又同時到来の場合も示してあり、その場合ら出
力信号ｔＪ、、Ｉ）、は実線の如く出力する。
第４図は本発明の他の実施例で、第１図回路に対し、リ
セット（ｌｊ号をＮＯＲゲートで作り出したものである
。個別の動作は周知であるので説明は略す。
セット（ｌｊ号をＮＯＲゲートで作り出したものである
。個別の動作は周知であるので説明は略す。
（発明の効果）
以」二説明したように、本発明によれば不感帯のない、
リニアリティの良い位相検波特性か得られるため、安定
なＰ Ｔ、 Ｌ制御が可能となる。
リニアリティの良い位相検波特性か得られるため、安定
なＰ Ｔ、 Ｌ制御が可能となる。
第１図は本発明の一実施例を示す回路図、第２図は各部
の波形説明図、第３図は検波用ツノ特性説明図、第４図
は他の実施例、第５図は従来の回路図である。 １０・・・遅延回路、Ｉｆ、＋２・・・イ、）呼検出回
路、１３・・・リセット回路。 特許出願人 ［ｉ本無線株式会社 尾１図 １〜９ ＮＡＮＤゲニト １ンイｇ号検出回３各 帛３図 第４図 第 （ａ） 出力信号Ｄ１ 時間 ２図 （ｂ） 井
の波形説明図、第３図は検波用ツノ特性説明図、第４図
は他の実施例、第５図は従来の回路図である。 １０・・・遅延回路、Ｉｆ、＋２・・・イ、）呼検出回
路、１３・・・リセット回路。 特許出願人 ［ｉ本無線株式会社 尾１図 １〜９ ＮＡＮＤゲニト １ンイｇ号検出回３各 帛３図 第４図 第 （ａ） 出力信号Ｄ１ 時間 ２図 （ｂ） 井
Claims (1)
- 信号の到来を検出し出力する２つの信号検出回路と、該
２つの信号検出回路の両者への信号の到来を受けてリセ
ット信号を発生するリセット回路とを有し、前記２つの
信号検出回路を共にリセットして繰り返し２つの信号の
到来を検出するように構成した位相検出回路に於て、前
記リセット回路に前記２つの信号検出回路の共通リセッ
ト端子へ接続する遅延回路を設け、該遅延回路を経たリ
セット信号により、前記２つの信号検出回路の出力を共
に十分飽和レベルに達するようにしたことを特徴とする
位相検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62106030A JPS63269822A (ja) | 1987-04-28 | 1987-04-28 | 位相検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62106030A JPS63269822A (ja) | 1987-04-28 | 1987-04-28 | 位相検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63269822A true JPS63269822A (ja) | 1988-11-08 |
| JPH0434329B2 JPH0434329B2 (ja) | 1992-06-05 |
Family
ID=14423239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62106030A Granted JPS63269822A (ja) | 1987-04-28 | 1987-04-28 | 位相検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63269822A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125125A (ja) * | 1987-11-10 | 1989-05-17 | Nippon Telegr & Teleph Corp <Ntt> | 位相周波数比較器 |
| US6793477B2 (en) | 2000-04-24 | 2004-09-21 | Fanuc Ltd. | Injection mechanism of injection molding machine |
-
1987
- 1987-04-28 JP JP62106030A patent/JPS63269822A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125125A (ja) * | 1987-11-10 | 1989-05-17 | Nippon Telegr & Teleph Corp <Ntt> | 位相周波数比較器 |
| US6793477B2 (en) | 2000-04-24 | 2004-09-21 | Fanuc Ltd. | Injection mechanism of injection molding machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0434329B2 (ja) | 1992-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909740B2 (ja) | 位相整合回路 | |
| US5923190A (en) | Phase detector having a sampling circuit | |
| JP2777982B2 (ja) | パルス幅変調回路 | |
| JPH1174734A5 (ja) | ||
| JPS63269822A (ja) | 位相検波回路 | |
| JPS5953515B2 (ja) | 時間差検出回路 | |
| EP0393716B1 (en) | Delay circuit | |
| JPS6037961U (ja) | デイジタル２値グル−プ呼出回路装置 | |
| US4719371A (en) | Differential type gate circuit having control signal input | |
| JP2586712B2 (ja) | 非同期信号選択回路 | |
| JPH0540469Y2 (ja) | ||
| JPS6211095Y2 (ja) | ||
| JPS60126918A (ja) | Ν列パルス検出回路 | |
| JPH0543544Y2 (ja) | ||
| JPS61170120A (ja) | パルス幅拡張回路 | |
| JPH03109096U (ja) | ||
| JPS61288514A (ja) | パルス欠落補償回路 | |
| JPH0548432U (ja) | 波形整形回路 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH02137416A (ja) | 電子回路 | |
| JPH03256457A (ja) | ディジタル信号分離回路 | |
| JPS58222613A (ja) | シユミツトトリガ回路 | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPS63151207A (ja) | クロツクパルス制御回路 | |
| JPS63310216A (ja) | カウント回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |