JPH03113530U - - Google Patents
Info
- Publication number
- JPH03113530U JPH03113530U JP2204090U JP2204090U JPH03113530U JP H03113530 U JPH03113530 U JP H03113530U JP 2204090 U JP2204090 U JP 2204090U JP 2204090 U JP2204090 U JP 2204090U JP H03113530 U JPH03113530 U JP H03113530U
- Authority
- JP
- Japan
- Prior art keywords
- clock
- type latch
- input terminal
- circuit
- delayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims 3
- 238000000605 extraction Methods 0.000 claims 3
- 239000000284 extract Substances 0.000 claims 2
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Tests Of Electronic Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
第1図はこの出願の第1考案の実施例を示す接
続図、第2図および第3図はこの出願の第1考案
の動作を説明するための波形図、第4図はこの出
願の第2考案の実施例を示す接続図、第5図はそ
の動作を説明するための波形図、第6図は従来の
技術を説明するための接続図、第7図はその動作
を説明するための波形図、第8図は従来の技術の
他の例を示す接続図、第9図および第10図はそ
の動作を説明するための波形図である。 1…ゲート、2,3…入力端子、4…出力端子
、10,11…D型ラツチ回路、12…遅延回路
、13…論理和回路。
続図、第2図および第3図はこの出願の第1考案
の動作を説明するための波形図、第4図はこの出
願の第2考案の実施例を示す接続図、第5図はそ
の動作を説明するための波形図、第6図は従来の
技術を説明するための接続図、第7図はその動作
を説明するための波形図、第8図は従来の技術の
他の例を示す接続図、第9図および第10図はそ
の動作を説明するための波形図である。 1…ゲート、2,3…入力端子、4…出力端子
、10,11…D型ラツチ回路、12…遅延回路
、13…論理和回路。
Claims (1)
- 【実用新案登録請求の範囲】 (1) A データ入力端子と出力端子とが縦続接
続された二つのD型ラツチ回路と、 B この二つのD型ラツチ回路の前段側のクロ
ツク入力端子に与えたクロツクを遅延させて後段
のD型ラツチ回路のクロツク入力端子に与える遅
延回路と、 C 上記縦続接続されたD型ラツチ回路の後段
のD型ラツチ回路の出力と、上記遅延回路で遅延
されたクロツクとが入力されてクロツクを抽出す
るゲートと、 によつて構成したクロツク抽出回路。 (2) A データ入力端子に制御信号が与えられ
、クロツク入力端子にクロツクとこのクロツクを
遅延させたクロツクとの論理和をとつたクロツク
が与えられるD型ラツチ回路と、 B このD型ラツチ回路の出力と遅延されたク
ロツクとが入力されてクロツクを抽出するゲート
と、 によつて構成したクロツク抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2204090U JPH084749Y2 (ja) | 1990-03-05 | 1990-03-05 | クロック抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2204090U JPH084749Y2 (ja) | 1990-03-05 | 1990-03-05 | クロック抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03113530U true JPH03113530U (ja) | 1991-11-20 |
| JPH084749Y2 JPH084749Y2 (ja) | 1996-02-07 |
Family
ID=31525063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2204090U Expired - Fee Related JPH084749Y2 (ja) | 1990-03-05 | 1990-03-05 | クロック抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084749Y2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007172583A (ja) * | 2005-12-22 | 2007-07-05 | Sony Computer Entertainment Inc | 演算処理装置およびクロック制御方法 |
| JP2009545262A (ja) * | 2006-07-31 | 2009-12-17 | モサイド・テクノロジーズ・インコーポレーテッド | クロックエッジ復元を有するパルスカウンタ |
-
1990
- 1990-03-05 JP JP2204090U patent/JPH084749Y2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007172583A (ja) * | 2005-12-22 | 2007-07-05 | Sony Computer Entertainment Inc | 演算処理装置およびクロック制御方法 |
| JP2009545262A (ja) * | 2006-07-31 | 2009-12-17 | モサイド・テクノロジーズ・インコーポレーテッド | クロックエッジ復元を有するパルスカウンタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH084749Y2 (ja) | 1996-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02141135U (ja) | ||
| JPH04349715A (ja) | タイマ回路 | |
| JPH03113530U (ja) | ||
| JPS6025754Y2 (ja) | 記憶装置におけるリ−ド・ライトタイミングパルス発生回路 | |
| JPS60111126U (ja) | リセツト付遅延回路 | |
| JPS60112127U (ja) | パルス遅延装置 | |
| JPH0475430U (ja) | ||
| JPH0323710A (ja) | 遅延回路 | |
| JPS6028799U (ja) | 残響付加装置 | |
| JPS6147558U (ja) | 画信号処理回路 | |
| JPS61116416A (ja) | 二逓倍クロツク抽出回路 | |
| JPH02137416A (ja) | 電子回路 | |
| JPS58120921U (ja) | クロツク信号回路の構成 | |
| JPS59180208U (ja) | エンフアシス切り換え回路 | |
| JPH0221925U (ja) | ||
| JPS5851340U (ja) | 入力制御回路 | |
| JPS63185319U (ja) | ||
| JPS5882039U (ja) | 位相比較回路 | |
| JPS5850755U (ja) | 信号断検出回路 | |
| JPS596299U (ja) | バ−ンアウト回路 | |
| JPH0310639U (ja) | ||
| JPS63140735U (ja) | ||
| JPS60158332U (ja) | リセツト回路 | |
| JPS59161779U (ja) | 櫛形濾波装置 | |
| JPS58166294U (ja) | 貫通電流防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |