JPH02137898A

JPH02137898A - デジタル信号処理装置及びそのアドレスデータ作成方法

Info

Publication number: JPH02137898A
Application number: JP63292884A
Authority: JP
Inventors: Kazuaki Yoshie; 一明吉江
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-11-18
Filing date: 1988-11-18
Publication date: 1990-05-28
Anticipated expiration: 2013-12-14
Also published as: JP2834746B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ〉産業上の利用分野本発明は、時系列で入力されるデータを所定のアルゴリ
ズムに基いて処理し、時系列データとして出力するデジ
タル信号処理装置及びそのアドレスデータ作成方法に関
する。

（ロ）従来の技術一般に、音声や画像等のように我々の周囲に存在する原
始情報源は、アナログ信号であることが多い。今までは
、このアナログ信号をアナログ信号のまま処理、例えば
、増幅、フィルタリング、等していたが、近年Ａ−Ｄ変
換技術、及び、デジタル処理技術の進歩に伴い、アナロ
グ信号をデジタル的な手法によって処理するシステム、
即ち、デジタル信号処理装置（ＤＳＰ：デジタル・シグ
ナル・プロセッサ）が開発されている。

また、デジタル回路のＬＳＩ化が急速に進み、ワンチッ
プ半導体上にＤＳＰが容易に実現できるようになり、更
に、アナログ信号処理に較べて高精度処理が可能、パラ
メータ等の設定により任意の特性が安定して得られる、
無調整化が可能となる等の特徴がある。

更に、オーディオ分野に於いてもＣＤ（コンパクト・デ
ィスク）プレーヤやＤＡＴ（デジタル・オーディオ・テ
ープ）プレーヤの如く、オーディオ信号のデジタル処理
化が進むのに伴って、オーディオ信号をデジタル処理す
るＤＳＰシステムが実用化されている。

このようなりＳＰは、オーディオ信号をサンブノングす
ることによって得られたデジタルデータ、及び、該デー
タを数値計算することによって発生する演算結果データ
等を記憶するためのメモリが設けられてあり、特に、オ
ーディオ用ＤＳＰでは、メモリに記憶されたデータを用
いて、反射音や残響音をデジタル処理で作成する機能を
簡単に作ることができる。

そこで、反射音及び残響音を作るための模式図を第２図
に示す。（１）はメモリ、（２）は乗算器、＜３）は加
算器である。メモリ（１）は、サンプリング周期毎に入
力されるオーディオ信号に対応したデジタルデータを記
憶し、反射音を作成するための領域Ａと残響音を作成す
るためのデジタルデータを記憶する領域Ｂとに分けられ
ている。領域Ａにおいて、サンプリング周期毎に入力さ
れるデジタルデータを書き込むアドレスをＷ　Ａ　＋と
し、デジタルデータを読み出すためのアドレスをＲＡ、
。

ＲＡ、、ＲＡ、、ＲＡ、とすると、サンプリング周期毎
に書き込みアドレスＷＡ、と読み出しアドレスＲＡ、、
ＲＡｔ、ＲＡ、、ＲＡ、を１アドレスづつずらして（イ
ンクリメントあるいはディクリメント）書き込み及び読
み出しを行うことにより、遅延されたデジタルデータが
得られる。読み出しアドレスＲＡ、、ＲＡ、、ＲＡ、か
ら取り出された遅延データは、減衰係数ａ、ｂ、ｃが乗
じられ、その乗算結果は、入力されたデジタルデータと
加算きれる。また、読み出しアドレスＲＡ、から取り出
された遅延データは、減衰係数ｄが乗じられ、その乗算
結果は、領域Ｂで作られた残響音データと加算され、領
域Ｂの書き込みアドレスＷＡ、に書き込まれると共に反
射音の加算結果に更に加算される。残響音データは反射
音と同様に書き込みアドレスＷＡ、と離間した読み出し
、アドレスＲＡ　ｓを設定することによって得られる。

もちろん、領域Ｂの書き込みアドレスＷＡ、と読み出し
アドレスＲＡ、は、サンプリング周期毎にインクリメン
トあるいはディクリメントされる。尚、反射音作成のた
めの書き込みと読み出しは、領域Ａを巡廻してアクセス
され、また、残響音作成のための書き込みと読み出しは
、領域Ｂを巡廻してアクセスされる。

第３図は第２図に示されたシステムのインパルス応答特
性図である。時刻ｔ０において入力されたデジタルデー
タＤＩＮは、時刻ｔ１においてアドレスＲＡ　Ｉから読
み出されて第１の反射音り、とじて再生され、同様に、
時刻６ではアドレスＲＡ、から、時刻ｔ、ではアドレス
ＲＡ、から、時刻ｔ４ではアドレスＲＡ、から読み出さ
れて、第２の反射音り１、第３の反射音り１、第４の反
射音Ｄ４が再生される。また、時刻ｔ６以降は、アドレ
スＲＡ、から読み出された残響音が繰り返えし再生きれ
る。

ここで、遅延時間ｔ＋　　ｔｏ　＋　ｆ−＊　　ｔｏ　
＋　ｆ−ｓ　　ｔｏ　、　ｔ４−１．．１．　１．は、
サンプリング周波数をＦ’ｔ＋ｔとするとｔｏ　−ｔｏ　−（ＲＡｔ−賢Ａ＋）１／Ｆｓ＊ｔ＠　
　ｔｏ　＝　（ＲＡｓ　　ＷＡＩ　）　１／　Ｆｉｌｌ
ｔ＠　−ｔｏ　＝　（ＲＡｓ　−ＷＡｓ　）　１／　Ｆ
ｓ＊ｔａ　　ｔｏ　＝　（ＲＡ４　　ＷＡＩ　）　１／
　Ｆｉｌｌ、　−１，モ（ＲＡ、−賢Ａｓ）１／Ｆｓ＊
と表わされる。

（ハ）発明が解決しようとする課題ところで、アナログ信号をデジタル信号に変換するサン
プリング周波数は、現在ＣＤでは４４１ＫＨｚ、ＤＡＴ
では４８ＫＨｚ、標準モードや衛星放送Ａモードでは３
２ＫＨｚと基準化されている。

従って、上述の各種方式にＤＳＰを適合させる場合、サ
ンプリング周波数が異なると、反射音および残響音を作
成するシステムに於いて、遅延時間が異なってしまう。

そこで、従来は、各種方式のサンプリング周波数に応じ
て、遅延時間が等しくなるように読み出しアドレスを設
定していた。即ち、サンプリング周波数に応じたアドレ
スデータを内部に記憶している。従って、アドレスデー
タを記憶するためのメモリ領域が増し、容量の大きなメ
モリを備えなければならない欠点があった。

（ニ）課題を解決するための手段本発明は、上述した点に鑑みて創作されたものであり、
デジタルデータを記憶するメモリと、該メモリに記憶さ
れたデジタルデータを遅延して読み出すための基準アド
レスを保持する基準アドレス保持手段と、異なるサンプ
リング周波数に応じて遅延量を一定とするために、前記
基準アドレスを補正するための係数を保持する補正係数
保持手段と、前記サンプリング周波数に応じた前記補正
係数と前記基準アドレスを乗算し、メモリの実読み出し
アドレスデータを作成するアドレスデータ作成手段とを
備えることにより、アドレスデータを保持するためのメ
モリ領域を削減することを目的とする。

（＊）作用上述の手段によれば、補正係数は、基準アドレスを設定
する基礎であるサンプリング周波数と他のサンプリング
周波数との比として表わすことができるので、例えば、
サンプリング周波数が３種類の場合には補正係数は、２
個となる。この補正係数を基準アドレスデータに乗算す
ることで、異なるサンプリング周波数における読み出し
アドレスデータが得られる。この算出されたアドレスデ
ータをサンプリング周期毎にインクリメントあるいはデ
ィクリメントすることにより、メモリを巡廻してアクセ
スする。よって、アドレスデータを保持するメモリ領域
は、基準アドレスデータと補正係数のみを保持するだけ
となる。

（へ）実施例第１図は、本発明の実施例を示すブロック図であり、（
４）は同一半導体チップ上に形成されたＤＳｒ−ＬＳＩ
、（５）はＤＳＰ−ＬＳＩ（４）に接続されたマイコン
、（６）はＤＳＰ−ＬＳＩ（４）に外部接続された外部
メモリである。

ＤＳＰ−ＬＳＩ（４＞は、信号処理回路（７）、外部メ
モリインターフェイス回路（８〉、マイコンインターフ
ェイス回路（９）、制御回路（１０）及びこれらの回路
を接続するバス（１１）とから構成される。

信号処理回路（７）は、オーディオ信号をサンプリング
して得られたデジタルデータを処理するための回路であ
り、定数データを記憶する定数ＲＡＭ（１２）と、デジ
タルデータを記憶するデータＲＡＭ（１３）と、乗算及
び演算を行う乗算及び演算器（１４）とから構成される
。デジタルデータの代表的な処理にはフィルタリング処
理があるが、これは、定数ＲＡＭ（１２）に予め記憶さ
れたフィルタ定数とデータＲＡＭ（１３）に記憶された
デジタルデータとを乗算して、グラフィックイコライザ
機能あるいはトーンコントロール機能を実現する。更に
は、この信号処理回路（７）は、乗算及び加算を行うこ
とにより反射音及び残響音の合成を行い、第２図に示さ
れたシステムを実現する。ステレオの場合、オーディオ
信号は右チャンネルと左チャンネルとあるため、信号処
理回路り７）を一対設け、右チャンネルと左チャンネル
のデジタルデータ処理を独立して行うようにすることも
考えられる。

また、信号処理回路（７〉の乗算及び演算器（１４）を
使用してアドレスデータの作成も行い、信号処理回路（
７）をアドレスデータ作成手段としても用いている。即
ち、アドレスデータ及び補正係数等をバス（１１）を介
して乗算及び演算器（１４）に印加することにより、所
望のアドレスデータを作ることができる。また、定数Ｒ
ＡＭ（１２）やデータＲＡＭ（１３）は、アドレスデー
タや補正係数のメモリとしても用いられている。

外部メモリインターフェイス回路（８）は、ＤＳＰ−Ｌ
ＳＩ（４）に接続される外部メモリ（６）と内部のバス
〈１１）との接続を行い、バス（１１）に送出されたア
ドレスデータを外部メモリ（６）に印加すると共に、書
き込み及び読み出しデータの送受を行う。

外部メモリ（６）は、反射音及び残響音を作成するだめ
に、サンプリング周期毎に入力されるデジタルデータを
記憶すると共に計算処理済のデジタルデータを記憶し、
遅延されたデジタルデータを作るものである。そのため
に外部メモリ（６）は、第２図に示される如く、反射音
を作るための領域Ａと残響音を作るための領域Ｂを有し
ている。

制御回路（１０）は、ＤＳＰ−ＬＳＩ（４）の内部の動
作を制御するものであり、プログラムを記憶するプログ
ラムメモリ、命令コードを解読して実行する命令デコー
ダ等を内蔵している。また、制御回路（１０）は、サン
プリング信号Ｆ、を入力し、サンプリング周期毎に定め
られた動作を行うようになっている。

マイコンインターフェイス回路（９〉は、外部接続され
る制御用のマイコン（５）との間で、デジタルデータ、
制御用データ、あるいは、アドレスデータの送受を行う
ための回路であり、バス（１１）とマイコン（５）の間
に配置されている。マイコン（５）は、ＤＳＰ−ＬＳＩ
（４）の制御を行うものであり、内部に設けられた内部
ＲＡＭ（１５）内には、第２図に示された如く、外部メ
モリ＜６）をアクセスする基準アドレスデータと補正係
数を記憶する領域が設けられている。また、マイコン（
５）にはサンプリング信号Ｆ、が印加され、そのサンプ
リング周期毎にＤＳＰ−ＬＳＩ（４）への制御を行うプ
ログラムが為されている。

ところで、内部ＲＡ　Ｍ　（Ｉｓ）に記憶される基準ア
ドレスデータは、サンプリング周波数が例えば３２　Ｋ
ｌ（ｚ　（Ｆ　ｓ＊とする）を基準としたときに、反射
音及び残響音の遅延量が適正となるように決められる。

具体的には、領域Ａの書き込みアドレスＷＡ、及び領域
Ｂの書き込みアドレスＷＡ、をゼロアドレス（領域Ａ及
び領域Ｂの割り当てられたスタートアドレスをゼロとし
ている。従って、外部メモリ（６）の実際のアドレスは
、各領域のスタートアドレス値を各々加算して得られる
。）とし、読み出しアドレスＲＡ、、ＲＡ、、ＲＡ３．
ＲＡ、及びＲＡ　ｉを設定する。

また、他のサンプリング周波数４４．１ＫＨｚ及び４８
ＫＨｚに対しては、Ｆ、　、　＝　４４．１／３２＝　１．３７８Ｆｓ＊＝
４８．０／３２＝　１．５００の補正係数が用意される
。

即ち、書き込みアドレスＷＡ、及びｗＡ、がゼロであれ
は′、読み出しアドレスＲＡ、、ＲＡ、、ＲＡＳ、ＲＡ
４、及びＲＡ、が、遅延量に相当するアドレスとなる。

従って、この読み出しアドレスＲＡ＋、ＲＡｔ、ＲＡｓ
、ＲＡ４、及び、ＲＡ　ａの値に補正係数ＦＳＬあるい
はＦ’ｓｔを乗算すれば、サンプリング周波数に応じて
遅延量の変わらないアドレスデータが得られる。

従って、マイコン（５）の内部ＲＡＭ（１５）には、予
め、基準アドレスデータＲＡ、、ＲＡ、、ＲＡ、、ＲＡ
、、ＲＡ、と補正係数Ｆ　ｓｔ　ｒ　Ｆ　ｓｔを保持さ
せておくだけで良い。

次に、第１図に示されたブロック図を用いて、アドレス
データの作成方法について述べる。

先ず、初期状態の動作において、マイコン（５）は、内
部ＲＡ　Ｍ　（Ｉｓ）から基準アドレスデータＲＡ１、
ＲＡａ、ＲＡ−、ＲＡａ、ＲＡｇと、そのときのサンプ
リング周波数に応じた補正係数、例えば、サンプリング
周波数が４４．１ＫＨｚのときにはＦｓＩを読み出して
、ＤＳＰ−ＬＳＩ（４）のマイコンインターフェイス回
路（９）を介して、乗算及び演算器（１４）に直接、あ
るいは、定数ＲＡＭ（１２）及びデータＲＡＭ（１３）
に供給する。ＤＳＰ−ＬＳＩ（４）は、乗算及び演算器
（１４）により、基準アドレスデータＲＡ１．ＲＡ、、
ＲＡ、、ＲＡ、、ＲＡＭに補正係数ＦＳｌを乗算し、そ
の結果をデータＲＡＭ（１３）内の所定領域に記憶する
。この乗算結果は、サンプリング周波数４４．１ＫＨｚ
に応じたアドレスデータとなる。

ＤＳＰ−ＬＳＩ（４）が反射音及び残響音を作成する場
合には、データＲＡ　Ｍ　（１３）からアドレスデータ
ＲＡＩ、ＲＡｔ、ＲＡｓ、ＲＡ４．ＲＡａを取り出して
、順次外部メモリインターフェイス回路（８）を介して
外部メモリ（６）に印加し、デジタルデータを読み出し
、そのデジタルデータに定数ＲＡＭ（１２）に記憶され
た係数ａ、ｂ、ｃ、ｄ、ｅ、ｆ’（第２図に示された乗
算係数）を乗算及び演算器（１４）で各々乗算し、その
結果を加算する。また、アドレスデータＲＡ、から読み
出されたデータと係数ｅの乗算結果は、アドレスＲＡ、
から読み出されたデジタルデータと係数ｒの乗算結果と
加算され、その加算結果は、アドレスＷＡ、に書き込ま
れ、更に、反射音と入力されたデジタルデータの和に加
算されて、出力される。

そして、反射音及び残響音の作成が終了すると、データ
ＲＡＭ（１３）に記憶された補正後のアドレスデータは
、各々ディクリメント（−１）されて、その結果が再び
データＲＡＭ（１３）の所定領域に記憶される。もちろ
ん、各書き込みアドレスＷＡ、及びＷＡ、もディクリメ
ントきれ、データＲＡＭ（１３）に保持される。即ち、
次のデジタルデータが入力されたときの外部メモリ（６
）のアドレスデータが作成されるのである。

また、他のアドレスデータ作成方法として、領域Ａの書
き込みアドレスＷＡ、から各読み出しアドレスＲＡ、、
ＲＡ、、ＲＡａ、ＲＡ４までのアドレス差及び領域Ｂの
書き込みアドレスＷＡ、と読み出しアドレスＲＡ、の差
を基準のサンプリング周波数、例えば、３２ＫＨｚに対
応する基準アドレスデータとしてマイコン〈５）の内部
メモリ（１５）に記憶しておき、これに補正係数Ｆ、Ｉ
＋ＦＳｌを乗算する方法もある。この場合には、基準ア
ドレスデータと補正係数Ｆ’ｓ＋又はＦ’ｓｚの乗算結
果を、書き込みアドレスＷＡ、及び書き込みアドレスＷ
Ａ、に加算してアドレスＲＡ、、ＲＡ、、ＲＡ、、ＲＡ
、、ＲＡ６を得る。その他は、上述の方法と同様である
。

（ト）発明の効果上述の如く本発明によれば、基準のサンプリング周波数
に対応した遅延量を有する基準アドレスデータを設定し
、周波数の異なるサンプリング周波数に応じた補正係数
を作成することにより、アドレスデータを記憶するメモ
リの領域を削減することができる。また、基準アドレス
データと補正係数の乗算は、デジタルデータの処理を行
う信号処理回路の乗算器を用いるので、簡単なプログラ
ムでアドレスデータを作成することが可能となる。

よって、反射音や残響音の作成が極めて容易に実現でき
るデジタル信号処理装置が得られるので、オーディオ用
に利用してその効果は大となる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は反
射音と残響音を合成するためのシステムを示す図、第３
図は第２図に示されたシステムのインパルス応答を示す
特性図である。（４）・・・ＤＳＰ−ＬＳＩ、　（５）・・・マイコン
、（６）・・・外部メモリ、　（７）・・・信号処理回
路、　（８）・・・外部メモリインターフェイス回路、
　（９）・・・マイコンインターフェイス回路、　（１
０）・・・制御回路、　（１１）・・・バス。

Claims

【特許請求の範囲】

（１）アナログ信号の大きさに応じたデジタルデータを
サンプリング周期毎に入力して処理するデジタル信号処
理装置において、前記デジタルデータを記憶するメモリと、該メモリに記憶されたデジタルデータを遅延して読み出
すための基準アドレスを保持する基準アドレス保持手段
と、異なるサンプリング周期に応じて前記遅延量を一定とす
るために前記基準アドレスを補正するための係数を保持
する補正係数保持手段と、前記サンプリング周期に応じた前記補正係数と前記基準
アドレスを乗算し、前記メモリの実読み出しアドレスデ
ータを作成するアドレスデータ作成手段と、を備えることを特徴とするデジタル信号処理装置。
（２）前記アドレスデータ作成手段は、アナログ信号の
大きさに応じたデジタルデータを入力し、所定係数との
乗算を行う信号処理回路と兼用することを特徴とする請
求項第１項記載のデジタル信号処理装置。
（３）アナログ信号の大きさに応じたデジタルデータを
サンプリング周期毎に入力すると共にメモリに記憶され
たデジタルデータを読み出して所定時間遅延されたデジ
タルデータを作成するデジタル信号処理装置のアドレス
データ作成方法において、予めサンプリング周期に応じた補正係数と基準のサンプ
リング周期に対応した基準アドレスデータとを乗算して
補正されたアドレスデータを作成し、サンプリング周期毎に前記補正されたアドレスデータに
よりメモリをアクセスすると共に、該アドレスデータを
インクリメントあるいはディクリメントして次のサンプ
リングタイミングのメモリ読み出しのアドレスデータを
作成し、サンプリング周期に拘らず前記遅延時間を一定とするこ
とを特徴とするデジタル信号処理装置のアドレスデータ
作成方法。
（４）アナログ信号の大きさに応じたデジタルデータを
サンプリング周期毎に入力すると共にメモリに記憶され
たデジタルデータを読み出して所定時間遅延されたデジ
タルデータを作成するデジタル信号処理装置のアドレス
データ作成方法において、所定のアドレスデータをメモリに書き込む書き込みアド
レスと前記メモリからデジタルデータを読み出す読み出
しアドレスの差を、所定のサンプリング周期に対応した
基準値として保持し、前記所定のサンプリング周期と異
なるサンプリング周期に対応した補正係数と前記基準値
を乗算し、前記乗算の結果を前記書き込みアドレスデータに加算し
て読み出しアドレスデータを作成し、サンプリング周期
に拘らず前記メモリの書き込みから読み出しまでの遅延
時間を一定とすることを特徴とするデジタル信号処理装
置のアドレスデータ作成方法。