JPH02138344U - - Google Patents
Info
- Publication number
- JPH02138344U JPH02138344U JP4511489U JP4511489U JPH02138344U JP H02138344 U JPH02138344 U JP H02138344U JP 4511489 U JP4511489 U JP 4511489U JP 4511489 U JP4511489 U JP 4511489U JP H02138344 U JPH02138344 U JP H02138344U
- Authority
- JP
- Japan
- Prior art keywords
- address
- main memory
- section
- unit
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Description
第1図はこの考案の一実施例による計算機を示
す構成図、第2図はこの考案の計算機におけるプ
ログラムの処理シーケンスのフローチヤート、第
3図は従来の計算機の構成図、第4図は従来の計
算機におけるプログラムの処理シーケンスのフロ
ーチヤートである。 図において、1は主記憶部、1aはスタート・
アツプROM部、1bは主記憶RAM部、2は中
央演算処理部、3は入出力装置部、4は制御装置
部、5はアドレスカウンタ、6はプログラム・ア
ドレス履歴RAM部である。なお、図中同一ある
いは相当部分には同一符号を付して示してある。
す構成図、第2図はこの考案の計算機におけるプ
ログラムの処理シーケンスのフローチヤート、第
3図は従来の計算機の構成図、第4図は従来の計
算機におけるプログラムの処理シーケンスのフロ
ーチヤートである。 図において、1は主記憶部、1aはスタート・
アツプROM部、1bは主記憶RAM部、2は中
央演算処理部、3は入出力装置部、4は制御装置
部、5はアドレスカウンタ、6はプログラム・ア
ドレス履歴RAM部である。なお、図中同一ある
いは相当部分には同一符号を付して示してある。
Claims (1)
- 所定の仕事を実施するプログラムが収納されて
いるスタート・アツプROM部とこのスタート・
アツプROM部より転送された上記プログラムを
実行する主記憶RAM部より構成された主記憶部
と、上記主記憶部より呼び出された命令を実行し
演算能力を持つている中央演算処理部と、外部か
らまたは外部に対する情報を入力、出力するため
の入出力装置部と、上記プログラムの処理シーケ
ンスを順序正しく制御するため、上記主記憶部、
中央演算処理部、入出力装置部等に対する制御信
号を発生する制御装置部とを備えた計算機におい
て上記制御装置部より主記憶部に対してプログラ
ムの内容が収納されているアドレスをアクセスす
ると同時に絶えず最小アドレスから最大アドレス
を示すアドレスカウンタと、このアドレスカウン
タの示しているアドレスに上記制御装置部がアク
セスしたアドレスそのものを書き込むことができ
計算機に異常が発生した場合、異常発生までのプ
ログラムの実行アドレスを不連続に履歴として保
持できる即時読み出し/書き込み可能記憶装置と
を設けたことを特徴とする計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4511489U JPH02138344U (ja) | 1989-04-18 | 1989-04-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4511489U JPH02138344U (ja) | 1989-04-18 | 1989-04-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02138344U true JPH02138344U (ja) | 1990-11-19 |
Family
ID=31559012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4511489U Pending JPH02138344U (ja) | 1989-04-18 | 1989-04-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02138344U (ja) |
-
1989
- 1989-04-18 JP JP4511489U patent/JPH02138344U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3605978B2 (ja) | マイクロコンピュータ | |
| JPH02138344U (ja) | ||
| JPH02138343U (ja) | ||
| JP2667411B2 (ja) | パーソナルコンピュータ | |
| JPH04169937A (ja) | マイクロ・プロセッサ | |
| JPS62168497A (ja) | 交換処理プログラムにおけるデ−タベ−ス処理方式 | |
| JPS63249206A (ja) | プログラマブルコントロ−ラ | |
| JPH0259933A (ja) | マイクロプロセッサ | |
| JPH0452248U (ja) | ||
| JPH0452250U (ja) | ||
| JPH0452247U (ja) | ||
| JPS6243740A (ja) | マイクロプロセツサ装置の暴走対策回路 | |
| JPH0575845U (ja) | Cpu割込みテーブルデータ固定回路 | |
| JPH0433142U (ja) | ||
| JPH0370651U (ja) | ||
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| JPH02130040U (ja) | ||
| JPH02130039U (ja) | ||
| JPS63226734A (ja) | メモリ制御方式 | |
| JPS6397157U (ja) | ||
| JPS61103745U (ja) | ||
| JPS61264444A (ja) | 中央処理装置のデ−タ処理方式 | |
| JPS6452064U (ja) | ||
| JPS6181357U (ja) | ||
| JPH02129745A (ja) | コンピュータ |