JPH0213867B2 - - Google Patents

Description

【発明の詳細な説明】 (a) 技術分野 本発明は、並列冗長発振装置に関するものであ
る。

(b) 従来技術 例えば電子計算機、通信機器等の無停電電源と
して使用されるインバータ装置においては、電源
システムとしての信頼性を向上させる目的で複数
台のインバータ装置を並列接続して運転するのが
一般的である。しかし、この場合インバータ装置
の並列運転システムの出力周波数の基準となる発
振器は各インバータ装置に対して共通に設けてあ
り、この共通発振器の信頼度がシステムの信頼度
を決定する。そこで従来より共通発振器の信頼度
を向上させる目的で、複数台の発振器を用意して
任意の一台が故障しても他の正常な発振器によ
り、周波数の基準信号を与えることのできるよう
な、所謂並列冗長発振装置が用いられている。

第１図は従来における並列冗長発振装置の一例
である。同図において、発振回路１Ａ，２Ａから
構成され、この発振回路１Ａ，２Ａの出力を共通
に結んだ信号線（以下コモンバスと称する）より
並列運転される各インバータ装置１，２に周波数
基準のパルスが与えられている。発振回路１Ａ，
２Ａは、各回路同じ構成なので発振回路１Ａを代
表して説明すると、１１は発振回路１Ａの出力す
る周波数基準のパルスを決定する発振器、１２は
発振器１１の出すパルス１０(イ)を１、２…とカウ
ントし、Ｎ番目のパルスで分周出力が“１”から
“０”に変化し、2N番目のパルスでリセツトされ
ると共に分周出力が“０”から“１”へ変化する
一方、AND回路１５の出力（10ヘ）を外部リセ
ツト指令としてリセツトされることにより前記と
同様に分周出力が“０”から“１”へ変化する外
部リセツト付の分周器である。また１３，１４は
入力が入る（入力が“０”から“１”へ変化す
る）毎に一定幅の出力パルスを発生する単安定マ
ルチバイブレータ、１６は単安定マルチバイブレ
ータ１３の発生するパルス（10ハ）をコモンバス
に送り出すラインドライバ、１７はコモンバス上
の信号パルス(イ)を受けて単安定マルチバイブレー
タ１４へトリガパルスを与えるラインレシーバで
ある。

次に上記構成装置の動作を説明する。第２図は
第１図の実施例の各部に対応するタイムチヤート
である。同図のように、発振器１１の出力パルス
（10イ）が発振器２１の出力パルス（20イ）に対
し、Ｔ２１だけ位相が進んでいるとすれば、コモ
ンバス上に現われる信号(イ)は発振器１１を含む発
振回路１Ａによつて決定されており、発振回路２
Ａは発振回路１Ａによつて結定されるコモンバス
上の信号(イ)に従つて見掛け上同期して動作してい
る。その動作の詳細について説明すれば、まず分
周器１２は（10ロ）の如く発振器１１の出力パル
スをＮ個カウントして出力が“１”から“０”へ
変化し、2N個カウントして出力が“０”から
“１”へ変化するという所謂１／2Nの分周動作を
行ない、その分周出力（10ロ）は単安定マルチバ
イブレータ１３へ与えられ、（10ハ）の如くパル
ス幅Ｔ２２のパルスに変換されてラインドライバ
１６を通してコモンバス上に信号(イ)として送られ
る。同時に、コモンバス上の信号(イ)は（10ニ）の
如くラインレシーバ１７を通して単安定マルチバ
イブレータ１４に与えられ、パルス幅Ｔ２３のパ
ルス（10ホ）に変換されるが、このパルス（10
ホ）と単安定マルチバイブレータ１３の出力と
の論理積をAND回路１５によりとつているため
に、AND回路１５の出力（10ヘ）には分周器１
２に対するリセツト指令は現われない。一方発振
回路２Ａの方は、コモンバス上の信号(イ)が発振回
路１Ａと同様にラインレシーバ２７を通して単安
定マルチバイブレータ２４に送られ、（20ホ）の
如きパルスに変換され、このパルス（20ホ）と単
安定マルチバイブレータ２３の出力との論理積
をとることによりAND回路２５の出力には（20
ヘ）の如くコモンバス上の信号(イ)と同期したパル
スが現われ、このパルス（20ヘ）により分周器２
２はリセツトされ（20ロ）の如く分周動作時と同
様に出力は“０”から“１”に変化する。この分
周器２２の出力（20ロ）は単安定マルチバイブレ
ータ２３を通して（10ハ）と同様に（20ハ）の如
くパルス幅Ｔ２２のパルスに変換されて、更にラ
インレシーバ２６を通してコモンバスに送られ
る。

次に、時刻ｔ２１で発振器１１が故障等により
停止すると、発振回路１Ａの分周器１２は分周動
作を停止する。一方、発振回路２Ａの分周器２２
は発振器２１の出すパルス（20イ）のカウント動
作を続けており、コモンバスからの信号によるリ
セツト指令は（20ヘ）の如くなるので自動的に
１／2Nの分周動作を開始し、正常時の発振回路
１Ａと同様に単安定マルチバイブレータ２３とラ
インドライバ２６を通してコモンバス上に(イ)の如
くパルスを送り出す。しかるに、コモンバス上に
信号が現われても発振器１１は停止しているの
で、AND回路１５の出力（10ハ）にリセツト指
令が現われても分周器１２の出力（10ロ）は
“１”の状態を保持し、単安定マルチバイブレー
タ１３及びラインドライバ１６は動作しない。す
なわち、発振器１１が停止することにより自動的
に発振器２１へ移行するわけで、この時のコモン
バス上の信号(イ)のずれ分は発振器１１と発振器２
１の位相差Ｔ２１だけであり、分周器１２及び分
周器２２の分周比、すなわちＮを大きくとつてお
けばＴ２１の位相差は殆んど無視できる。インバ
ータ装置１，２はそれぞれコモンバス上の信号(イ)
を基準信号として同期運転されるわけである。と
ころが前述のような並列冗長発振装置では、分周
器１２または分周器２２のいづれか先に2N番目
までカウントした方の発振回路によりコモンバス
上の信号が決定されるため、分周器１２または分
周器２２の一方が正規の2N番目までカウントす
る前に出力が“０”から“１”に変化するように
誤動作をした場合コモンバス上の信号がそのまま
前にずれて出力されることになる。すなわち発振
器の停止に対しては位相の遅れている別の発振器
に自動的に移行される前述の並列冗長発振装置に
おいても、分周器の誤動作により発振周波数が高
くなるような故障モードについてはそのままコモ
ンバス上の信号として現われてしまうことにな
る。しかも分周器１２または分周器２２の誤動作
するタイミングによつては、コモンバス上の信号
(イ)のパルス間隔に大幅な変動を生じることになり
インバータ装置のゲート制御が乱れて転流失敗に
至る可能性が多大である。

(c) 発明の目的 本発明の目的は上記の点に鑑みてなされたもの
で、発振器の停止だけでなく、分周器の誤動作に
よる異常に対しても正常な発振回路へ自動的に移
行できるようにした信頼度の高い並列冗長発振装
置を提供するものである。

(d) 発明の実施例 以下第３図を参照して本発明の一実施例を説明
する。同図において、第１図と同一の記号を付し
た部分、すなわち１，２，１１〜１７，２１〜２
７は第１図と同様な動作をする部分であり、これ
らの説明は省略する。発振回路１Ｂを代表して説
明すると、１８は分周器１２と同じ動作をする分
周器であり、１９は分周器１２と分周器１８のそ
れぞれの出力の論理積を出力するAND回路であ
る。

次に上記構成についてその動作を説明する。通
常の運転状態において、分周器１２と分周器１８
はまつたく同じ動作をするため、発振器１１の出
力パルスは分周器１２及び分周器１８でそれぞれ
カウントされＮ番目で分周器１２及び分周器１８
の出力が“１”から“０”に変化し、2N番目で
出力が“０”から“１”へ変化するという所謂
１／2Nの分周動作を行ない、それぞれの分周出
力はAND回路１９により論理積をとつて単安定
マルチバイブレータ１３へ与えられる。単安定マ
ルチバイブレータ１３により一定にパルス幅に変
換された出力はラインドライバ１６を通してコモ
ンバス上に送られる。同時に、コモンバス上の信
号(イ)はラインレシーバ１７を通して単安定マルチ
バイブレータ１４に与えられ、一定のパルス幅に
変換されるが、単安定マルチバイブレータ１３の
Ｑ出力との論理積をAND回路１５によりとつて
いるため、AND回路の出力には分周器１２及び
分周器１８に対するリセツト指令は現われない。
一方発振回路２Ｂの方は、コモンバス上の信号(イ)
が発振回路１Ｂと同様にラインレシーバ２７を通
して単安定マルチバイブレータ２４に送られ、一
定幅のパルスに変換されて単安定マルチバイブレ
ータ２３の出力との論理積をとることにより
AND回路２５の出力にはコモンバス上の信号(イ)
に同期したパルスが現われる。このパルスにより
分周器２２及び分周器２８はリセツトされ分周動
作時と同様に出力は“０”から“１”に変化す
る。この分周器２２及び分周器２８の出力は
AND回路２９により論理積をとり、単安定マル
チバイブレータ２３を通しさらにラインドライバ
２６を通してコモンバスへ送られる。次に発振器
１１が故障等により停止すると、発振回路１Ｂの
分周器１２及び分周器１８は分周動作を停止す
る。一方、発振回路２Ｂの分周器２２及び分周器
２８は発振器２１の出すパルスのカウント動作を
続けており、コモンバスからの信号によるリセツ
ト指令はなくなるので自動的に１／2Nの分周動
作を開始し、正常時の発振回路１Ｂと同様に単安
定マルチバイブレータ２３とラインドライバ２６
を通してコモンバスにパルスを送り出す。しかる
にコモンバス上に信号が現われても発振器１１は
停止しているので、AND回路１５の出力にリセ
ツト指令が現われても分周器１２及び分周器１８
の出力は“１”の状態を保持し、単安定マルチバ
イブレータ１３及びラインドライバ１６は動作し
ない。すなわち、発振器１１が停止することによ
り自動的に発振器２１へ移行するわけで、この時
のコモンバス上の信号(イ)の位相のずれ分は発振器
１１と発振器２１との位相差だけであり、分周器
１２，１８，２２，２８の分周比、すなわちＮを
大きくとつておけば前記位相差は殆んど無視でき
る。インバータ装置１，２はそれぞれコモンバス
上の信号(イ)を基準信号として同期運転されるわけ
である。

分周器１２と分周器１８がまつたく同じ動作し
ている場合は、前述の如く従来の実施例と同様に
停止した発振器から正常な発振器へ自動的に移行
が行なわれる。さらに、分周器１２が誤動作して
2N番目までカウントする前に出力が“１”から
“０”に変化した場合、AND回路１９により分周
器１８の出力と論理積をとつているため、AND
回路１９の出力は正常に動作している分周器１８
の出力が2N番目まで正規にカウントして出力が
“０”から“１”になるまで現われない。すなわ
ち分周器１２の誤動作による。コモンバス上の信
号のパルス間隔が短かくなるモードの異常は分周
器が２重系となつているため発生しない。

(e) 発明の効果 このようにして、発振器の出力を分周する分周
器を２重系とし、各分周出力の論理積をとるよう
にした本発明による発振装置によれば、従来と同
様発振器の停止に対しては正常な発振器に自動的
に移行が行なわれ、さらに分周器の誤動作により
コモンバス上の信号のパルス間隔が短くなるよう
な異常は、２重構成する２つの分周器が同時に誤
動作しない限り起こり得ない。しかも、分周器を
２重系とすることにより発振回路そのものの構成
部品が増加することについては、分周器の誤動作
に対しては２重系のため出力に影響を与えず、分
周器の不動作に対しては出力が出なくなるため発
振器停止の場合と同様自動的に正常な発振器によ
り引き続きコモンバス上にパルスが送出されるた
め信頼性には何ら影響しない。

尚第３図の発振回路１Ｂ，２Ｂは並列冗長発振
装置の動作を説明するためのものであり発振回路
の数は２回路に限定されず、更に何回路増設して
もかまわない。また発振回路は第３図の回路に限
定されない。

【図面の簡単な説明】

第１図は従来の並列冗長発振装置のブロツク
図、第２図は第１図の装置の動作を説明するため
の動作波形図、第３図は本発明の一実施例を示す
ブロツク図である。 １Ａ，２Ａ，１Ｂ，２Ｂ……発振回路、１１，
２１……発振器、１２，２２，１８，２８……分
周器、１３，１４，２３，２４……単安定マルチ
バイブレータ、１５，１９，２５，２９……
AND回路、１６，２６……ラインドライバ、１
７，２７……ラインレシーバ。

Claims (1)

【特許請求の範囲】
1. １ 発振器と、この発振器の出力を分周する分周
   器、この分周器の出力を受けてパルスを共通信号
   線に送り出すラインドライバ、共通信号線の信号
   を受けて前記分周器へリセツト指令を与えるライ
   ンレシーバから成る発振回路を複数台設置するこ
   とにより構成される並列冗長発振装置において、
   前記分周器を２組用意し、前記発振器の出力と前
   記リセツト指令を各分周器に与えるように構成し
   て各分周器の出力の論理積をとり、前記ラインド
   ライバを通じてパルスを共通信号線に送り出すよ
   うにしたことを特徴とする並列冗長発振装置。