JPS5872374A - 並列冗長発振装置 - Google Patents
並列冗長発振装置Info
- Publication number
- JPS5872374A JPS5872374A JP56169893A JP16989381A JPS5872374A JP S5872374 A JPS5872374 A JP S5872374A JP 56169893 A JP56169893 A JP 56169893A JP 16989381 A JP16989381 A JP 16989381A JP S5872374 A JPS5872374 A JP S5872374A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- output
- pulse
- common bus
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（耐技術分野
本発明は、並列冗長発振装置（ニーするものである。
ｌｂｌ従来技術
例えば゛亀子ｔｔＳ機１通信機器等の無停電電源として
使用されるインバータ装置（二おいては、電源システム
としての信頼性を向上させる目的で複数台のインバータ
装置を並列接続して運転するのが一般的である。しかし
、この場合インバータＷｌｓｌｉの並列運転システムの
出力ｉｔ数の基準となる発振器は各インバータ装置４二
対して共通砿：設けてあり、この共通発振器の信ｅ度が
システムの信頼度を決定する。そこで従来より共通発振
器の信頼度を向上させる目的で、複数台の発振器を用意
して任意の一台が故障しても他の正常な発振器により、
周波数の基準信号を与えることのできるような、所謂並
列冗長発振装置が用いられている。
使用されるインバータ装置（二おいては、電源システム
としての信頼性を向上させる目的で複数台のインバータ
装置を並列接続して運転するのが一般的である。しかし
、この場合インバータＷｌｓｌｉの並列運転システムの
出力ｉｔ数の基準となる発振器は各インバータ装置４二
対して共通砿：設けてあり、この共通発振器の信ｅ度が
システムの信頼度を決定する。そこで従来より共通発振
器の信頼度を向上させる目的で、複数台の発振器を用意
して任意の一台が故障しても他の正常な発振器により、
周波数の基準信号を与えることのできるような、所謂並
列冗長発振装置が用いられている。
１１１％１図は従来における並列冗長発振装置の一例で
ある。同図において、発振回路１に、２ｋから構成され
、この発伽回路ＩＡ、２人の出力を共通に結んだ信号線
（以下コモンパスと称する）より並列運転される各イン
バータ装置１゜２（二Ｐ１４波数基準のパルスが与えら
れている。＠振回路１１．２人は、各回路量じ構成なの
で発振回路Ｉ人を代表して説明すると、１１は発振回路
ＩＡの出力する周波数基準のパルスを決定する発振器、
１２は発振器１１の出すパルス（ｚＯイ）を１．２・・
・とカウントし、Ｎ１１目のパルスで分局出力が＠１１
”から１０＃に変化し。
ある。同図において、発振回路１に、２ｋから構成され
、この発伽回路ＩＡ、２人の出力を共通に結んだ信号線
（以下コモンパスと称する）より並列運転される各イン
バータ装置１゜２（二Ｐ１４波数基準のパルスが与えら
れている。＠振回路１１．２人は、各回路量じ構成なの
で発振回路Ｉ人を代表して説明すると、１１は発振回路
ＩＡの出力する周波数基準のパルスを決定する発振器、
１２は発振器１１の出すパルス（ｚＯイ）を１．２・・
・とカウントし、Ｎ１１目のパルスで分局出力が＠１１
”から１０＃に変化し。
ＪＮｉ目のパルスでリセットされると共Ｃ：分分出出力
１０＃からＩ″ｌ”へ変化する一方、ＡＮＤ回路１５の
出力（１０へ）を外部リセット指令としてリセットされ
ることＣ：より齢記と同様に分局出力が１０”から１１
”へ変化する外部リセット付の分間器である。また１３
．１４は入力が入る（入力が１０＃から１１ＪＩ′へ変
化する）毎（ニ一定幅の出力パルスを発生する単安定マ
ルチバイブレータ、１６は単安定マルチバイブレータ１
３の発生するパルス（１０ハ）をコモンバスに送り出す
ライントライバ、１７はコモンバス上の信号パルス（イ
）を受けて単安定マルチバイブレータ１４ヘトリガパル
スを与えるラインレシーバである。
１０＃からＩ″ｌ”へ変化する一方、ＡＮＤ回路１５の
出力（１０へ）を外部リセット指令としてリセットされ
ることＣ：より齢記と同様に分局出力が１０”から１１
”へ変化する外部リセット付の分間器である。また１３
．１４は入力が入る（入力が１０＃から１１ＪＩ′へ変
化する）毎（ニ一定幅の出力パルスを発生する単安定マ
ルチバイブレータ、１６は単安定マルチバイブレータ１
３の発生するパルス（１０ハ）をコモンバスに送り出す
ライントライバ、１７はコモンバス上の信号パルス（イ
）を受けて単安定マルチバイブレータ１４ヘトリガパル
スを与えるラインレシーバである。
次に上記構成装置の動作を説明する。第２図は第１図の
実施例の各部（二対応するタイムチャートである。同図
のよう（＝、発振器１１の出力パルス（１０イ）が発振
器２１の出力パルス（２０イ）に対し、Ｔ２１だけ位相
が進んでいるとすれば、コモンバス上Ｃ二現われる信号
（イ）は発振器１１を含む発振回路１人によって決定さ
れており１発振回路２人は発振回路１人（＝よって決定
されるコモンバス上の信号（イ）（二従って見掛は上同
期して動作している。その動作の詳細について説明すれ
ば、まず分局器１２は（１０口）の如く発振器１１の出
力パルスをＮ個カウントして出力が′１”から１０ｊ′
へ巖化し、２Ｎ個カウントして出力が＠０＃からｗｌ”
へ変化するという所１ｐＪ１ ／ ２ Ｎの分周動作を
行ない、その分周出力（１０口）は単安定マルチバイブ
レータ１３へ与えられ、（１０ハ）の如くパルス幅Ｔ２
２のパルスに変換されてライントライバ１６を通してコ
モンバス上（＝信号（イ）として送られる。同時（二、
コモンバス上の信号（イ）は（１０二）の如くラインレ
シーバ１１を通して単安定マルチバイブレータ１４に与
えられ、パルス幅Ｔ２３のパルス（１０ホ）１＝変換さ
れるが、このパルス（ＪＯホ）と単安定マルチバイブレ
ータ１３のＱ出力との論理積をＡＮＤ回路１５によりと
っているため（二、ＡＮＤ回路１５の出力（１０へ）Ｃ
二は分局器１２（二対するリセット指令は現われない、
−万発振回路２人の方は、コモンバス上の信号（イ）が
発振回路ＩＡと同様１ニラインレシーバ２７を通して単
安定マルチバイブレータ２４に送られ、（２０ホ）の如
きパルスに変換され、このパルス（２０ホ）と岸安定マ
ルチバイブレータ２１のＱ出力との論理積なとること（
二よりＡＮＤ回路２５の出力には（２０へ）の如くコモ
ンバス上の信号（イ）と同期したパルスが現われ、この
パルス（２０へ）（二より分間器２２はリセットされ（
２０口）の如く分局制作時と同１ｓ（二出力は＠ＩＯ”
からｖｌ”ｉ二変化する。この分間器２２の出力（２０
口）は単安定マルチバイブレータ２３を通して（１ｏハ
）と同様（二（ＪＯハ）の如くパルス幅ＴＺ２のパルス
セ変換さｔＬ−’Ｃ’、ｌ！（ニラインレシーバ２６を
通してコモンバスに送られる。
実施例の各部（二対応するタイムチャートである。同図
のよう（＝、発振器１１の出力パルス（１０イ）が発振
器２１の出力パルス（２０イ）に対し、Ｔ２１だけ位相
が進んでいるとすれば、コモンバス上Ｃ二現われる信号
（イ）は発振器１１を含む発振回路１人によって決定さ
れており１発振回路２人は発振回路１人（＝よって決定
されるコモンバス上の信号（イ）（二従って見掛は上同
期して動作している。その動作の詳細について説明すれ
ば、まず分局器１２は（１０口）の如く発振器１１の出
力パルスをＮ個カウントして出力が′１”から１０ｊ′
へ巖化し、２Ｎ個カウントして出力が＠０＃からｗｌ”
へ変化するという所１ｐＪ１ ／ ２ Ｎの分周動作を
行ない、その分周出力（１０口）は単安定マルチバイブ
レータ１３へ与えられ、（１０ハ）の如くパルス幅Ｔ２
２のパルスに変換されてライントライバ１６を通してコ
モンバス上（＝信号（イ）として送られる。同時（二、
コモンバス上の信号（イ）は（１０二）の如くラインレ
シーバ１１を通して単安定マルチバイブレータ１４に与
えられ、パルス幅Ｔ２３のパルス（１０ホ）１＝変換さ
れるが、このパルス（ＪＯホ）と単安定マルチバイブレ
ータ１３のＱ出力との論理積をＡＮＤ回路１５によりと
っているため（二、ＡＮＤ回路１５の出力（１０へ）Ｃ
二は分局器１２（二対するリセット指令は現われない、
−万発振回路２人の方は、コモンバス上の信号（イ）が
発振回路ＩＡと同様１ニラインレシーバ２７を通して単
安定マルチバイブレータ２４に送られ、（２０ホ）の如
きパルスに変換され、このパルス（２０ホ）と岸安定マ
ルチバイブレータ２１のＱ出力との論理積なとること（
二よりＡＮＤ回路２５の出力には（２０へ）の如くコモ
ンバス上の信号（イ）と同期したパルスが現われ、この
パルス（２０へ）（二より分間器２２はリセットされ（
２０口）の如く分局制作時と同１ｓ（二出力は＠ＩＯ”
からｖｌ”ｉ二変化する。この分間器２２の出力（２０
口）は単安定マルチバイブレータ２３を通して（１ｏハ
）と同様（二（ＪＯハ）の如くパルス幅ＴＺ２のパルス
セ変換さｔＬ−’Ｃ’、ｌ！（ニラインレシーバ２６を
通してコモンバスに送られる。
次に１時刻１２１で発振器１１が故障等（；より停止す
ると、発振回路１人の分間器１２＃ば分ｗ４動作を停止
する。−万１発発条路２人の分周器２２は発ＩＭ器２〕
の出すパルスＣＲＯイ）のカウント動作を続けており、
コモンバスからの信号（＝よるリセット指令は（ｚＯへ
）の如くなるので自動的に１７２Ｎの分周動作を開始し
、正常時の発条回路１人と同ｓ４二単安定マルチバイブ
レータ２３とライントライバ２６を通してコモンバス上
に（イ）の如くパルスを送り出す。
ると、発振回路１人の分間器１２＃ば分ｗ４動作を停止
する。−万１発発条路２人の分周器２２は発ＩＭ器２〕
の出すパルスＣＲＯイ）のカウント動作を続けており、
コモンバスからの信号（＝よるリセット指令は（ｚＯへ
）の如くなるので自動的に１７２Ｎの分周動作を開始し
、正常時の発条回路１人と同ｓ４二単安定マルチバイブ
レータ２３とライントライバ２６を通してコモンバス上
に（イ）の如くパルスを送り出す。
しかる１ｍ、コモンバス上（＝信号が現われても発振器
１１は停止しているので、ＡＮＤ回路１６の出力（′１
０へ）（ニリセット指令が現われても分周器１２の出力
（１０口）はｗｌ”の状態を保持し、単安定マルチバイ
ブレータ１３及びライントライバ１６は動作しない、す
なわち１発振器１１が停止すること（二より自動的（二
発振器２１へ移行スるわけで、この時のコモンバス上の
信号（イ）の位相のずれ分は発振器１１と発振器２１ど
の位相差Ｔ２Ｊだけであり１分間器１２及び分周器２２
の分周比、すなわちＮを大きくとっておけばＴｊＪの位
相差は殆んど無視できる。インバータ装置１，２はそれ
ぞれコモンバス上の信号（イ）を基準信号として同期運
転されるわけである。ところが前述のような並列冗−ｊ
ｊ−発！ＴＲ装置では１分−器１１または分間器２１の
いづれか先１；！Ｎｌ＠までカウントした万の発珈回路
によりコモンバス上の信号が決足されるため１分周器１
１または分局器２１の−１が正規の２Ｎ番目までカウン
トする前に出力が１０”から＠１＃に変化するよう１：
誤動作をした場合コモンバス上の信号がそのまま前シー
ずれて出力されることシニなる。Ｔなわち発振器の停止
（二対しては位相の遅れている別の′Ｉ７Ａｍ ＊ ｓ
＝自動的に移行される前述の並列冗長発振装置≦；おい
ても、分局器の誤動作により尭珈周波数が島くなるよう
な故障モードシ二ついてはそのままコモンバス上の信号
として埃われてしまうことシ：なる。しかも分間器１）
または分間器２１の誤動作するタイミングによっては、
コモンバス上の信号（イ）のパルス間隔（＝大幅な変動
を生じることになりインバータ装置のゲート制御が乱れ
て転流失敗（−至る可能性が多大である。
１１は停止しているので、ＡＮＤ回路１６の出力（′１
０へ）（ニリセット指令が現われても分周器１２の出力
（１０口）はｗｌ”の状態を保持し、単安定マルチバイ
ブレータ１３及びライントライバ１６は動作しない、す
なわち１発振器１１が停止すること（二より自動的（二
発振器２１へ移行スるわけで、この時のコモンバス上の
信号（イ）の位相のずれ分は発振器１１と発振器２１ど
の位相差Ｔ２Ｊだけであり１分間器１２及び分周器２２
の分周比、すなわちＮを大きくとっておけばＴｊＪの位
相差は殆んど無視できる。インバータ装置１，２はそれ
ぞれコモンバス上の信号（イ）を基準信号として同期運
転されるわけである。ところが前述のような並列冗−ｊ
ｊ−発！ＴＲ装置では１分−器１１または分間器２１の
いづれか先１；！Ｎｌ＠までカウントした万の発珈回路
によりコモンバス上の信号が決足されるため１分周器１
１または分局器２１の−１が正規の２Ｎ番目までカウン
トする前に出力が１０”から＠１＃に変化するよう１：
誤動作をした場合コモンバス上の信号がそのまま前シー
ずれて出力されることシニなる。Ｔなわち発振器の停止
（二対しては位相の遅れている別の′Ｉ７Ａｍ ＊ ｓ
＝自動的に移行される前述の並列冗長発振装置≦；おい
ても、分局器の誤動作により尭珈周波数が島くなるよう
な故障モードシ二ついてはそのままコモンバス上の信号
として埃われてしまうことシ：なる。しかも分間器１）
または分間器２１の誤動作するタイミングによっては、
コモンバス上の信号（イ）のパルス間隔（＝大幅な変動
を生じることになりインバータ装置のゲート制御が乱れ
て転流失敗（−至る可能性が多大である。
ｌｃ）発明の目的
本開明の目的は上記の点（二嬬みてなされたもので５発
振器の停止だけでなく１分周器の誤動作による異常に対
しても正常な発条回路へ自動的Ｃ：ｓ行できるよう鑞ニ
ジた信軸反の高い並夕１ｊ冗長発！！＆Ｖｉ１１を提供
するものである。
振器の停止だけでなく１分周器の誤動作による異常に対
しても正常な発条回路へ自動的Ｃ：ｓ行できるよう鑞ニ
ジた信軸反の高い並夕１ｊ冗長発！！＆Ｖｉ１１を提供
するものである。
（ｄｉ発明の実権例
以下第３図を参照して本発明の一実ｍ例を説明する。同
図において、第１図と同一の記号を付した部分、すなわ
ち１，２．１１〜１１゜２１〜２７は第１図と同様な動
作をする部分であり、これらの説明は省略する０発振回
路ＩＢを代表して説明すると、１８は分局器１ｊと同じ
動作をする分ｍ器であり、１９は分ｗ４器１２と分間器
１８のそれぞれの出力の論理積な出力するＡＮＤ回路で
ある。
図において、第１図と同一の記号を付した部分、すなわ
ち１，２．１１〜１１゜２１〜２７は第１図と同様な動
作をする部分であり、これらの説明は省略する０発振回
路ＩＢを代表して説明すると、１８は分局器１ｊと同じ
動作をする分ｍ器であり、１９は分ｗ４器１２と分間器
１８のそれぞれの出力の論理積な出力するＡＮＤ回路で
ある。
次（二上記構成（二ついてその動作を説明する。
通常の運転状態において１分間器１ｚと分周器１８はま
ったく同じ動作をするため、発振器１１の出力パルスは
分周器１２及び分間＠ＩＭでそれぞれカウントされＮ番
目で分局器１２及び分局器１８の出力が＠１”から１０
”Ｉ：変化し、２Ｎ番目で出力が１０”から１１”へ変
化するという所１１１１／ｊＮの分間動作を行ない、そ
れぞれの分間出力はＡＮＤ回路１９（＝より論理積をと
って単安定マルチパイブレー／１３へ与えられる。単安
定マルチパイブレー／１３（二より一定のパルス幅に変
換された出力はライントライバ１６を通してコモンバス
上（二速られる。
ったく同じ動作をするため、発振器１１の出力パルスは
分周器１２及び分間＠ＩＭでそれぞれカウントされＮ番
目で分局器１２及び分局器１８の出力が＠１”から１０
”Ｉ：変化し、２Ｎ番目で出力が１０”から１１”へ変
化するという所１１１１／ｊＮの分間動作を行ない、そ
れぞれの分間出力はＡＮＤ回路１９（＝より論理積をと
って単安定マルチパイブレー／１３へ与えられる。単安
定マルチパイブレー／１３（二より一定のパルス幅に変
換された出力はライントライバ１６を通してコモンバス
上（二速られる。
同時に、コモンバス上の信号（イ）はラインレシーバ１
１を通して単安定マルチバイブレータ１４（二与えられ
、−足のパルス幅に変換されるが、単安定マルチバイブ
レータ１３のＱ出力との論理積をＡＮＤ回路１５により
とっているため、ＡＮＤ回路の出力には分局器１２及び
分間＊ＺＪＩ＋４＝対するリセット指令は現われない、
−万発振回路２Ｂの方は、コモンバス上の信号（イ）が
発振回路ＩＢと同様Ｃ＝ニラインレシーバ１を通しで単
安定マルチバイブレータ２４（＝送られ、一定幅のパル
ス（二変換されて単安定マルチバイブレータ２３のＱ出
力との論理積をとること１；よりＡＮＤ回路２５の出力
（：はコモンバス上の信号（イ）（−同期したパルスが
現われる。このパルス（二より分周器２２及び分局器２
８はリセットされ分局動作時と同１ｓ４＝出力は＠０”
からｗｌ”４二変化する。この分間器２２及び分ｌｉＩ
器ｊ８の出力はＡＮＤ回路２９（；より論理積なとり、
単安定ｉルチバイプレータ２３を通しさらにライントラ
イバ２６を通してコモンバスへ送られる６次（二発蚤暢
１１が故障等（二より停止すると１発振回路ＩＢの分周
＠１２及び分局器１＃は分周動作を停止する。−万、＠
振回路２Ｂの分周器２２及び分局器２８１ま発振６２１
の出すパルスのカウント動作を続けておリ、コモンパス
からの信号≦：よるリセット指令はなくなるので自動的
に１７２Ｎ の分周動作を開始し、正常時の発条回路Ｉ
Ｂと同様に単安定マルチバイブレータ２３とライントラ
イバ２６を通シテコモンバス（ニパルスを送り出す。し
かるにコモンパス上（二信号が現われても発振器１１は
停止しているので、ＡＮＤ回路１５の出力（二リセット
指令が現われても分間器１２及び分−器１８の出力は＠
１”の状態を保持し、単安定マルチバイブレータ１３及
びライントライバ１６は動作しない。すなわち１発振器
１］が停止することにより自動的（二発振器２１へ移行
するわけで、この時のコモンバス上の信号（イ）の位相
のずれ分は発振器１１と発掘器２ノとの位相差だけであ
り、分間器１２，１１１，１２゜２８の分局比、すなわ
ちＮを大きくとっておけば前記位相差は殆んど無視でき
る。インバータ装置１．２はそれぞれコモンバス上の信
号（イ）を基準信号として同期運転されるわけである。
１を通して単安定マルチバイブレータ１４（二与えられ
、−足のパルス幅に変換されるが、単安定マルチバイブ
レータ１３のＱ出力との論理積をＡＮＤ回路１５により
とっているため、ＡＮＤ回路の出力には分局器１２及び
分間＊ＺＪＩ＋４＝対するリセット指令は現われない、
−万発振回路２Ｂの方は、コモンバス上の信号（イ）が
発振回路ＩＢと同様Ｃ＝ニラインレシーバ１を通しで単
安定マルチバイブレータ２４（＝送られ、一定幅のパル
ス（二変換されて単安定マルチバイブレータ２３のＱ出
力との論理積をとること１；よりＡＮＤ回路２５の出力
（：はコモンバス上の信号（イ）（−同期したパルスが
現われる。このパルス（二より分周器２２及び分局器２
８はリセットされ分局動作時と同１ｓ４＝出力は＠０”
からｗｌ”４二変化する。この分間器２２及び分ｌｉＩ
器ｊ８の出力はＡＮＤ回路２９（；より論理積なとり、
単安定ｉルチバイプレータ２３を通しさらにライントラ
イバ２６を通してコモンバスへ送られる６次（二発蚤暢
１１が故障等（二より停止すると１発振回路ＩＢの分周
＠１２及び分局器１＃は分周動作を停止する。−万、＠
振回路２Ｂの分周器２２及び分局器２８１ま発振６２１
の出すパルスのカウント動作を続けておリ、コモンパス
からの信号≦：よるリセット指令はなくなるので自動的
に１７２Ｎ の分周動作を開始し、正常時の発条回路Ｉ
Ｂと同様に単安定マルチバイブレータ２３とライントラ
イバ２６を通シテコモンバス（ニパルスを送り出す。し
かるにコモンパス上（二信号が現われても発振器１１は
停止しているので、ＡＮＤ回路１５の出力（二リセット
指令が現われても分間器１２及び分−器１８の出力は＠
１”の状態を保持し、単安定マルチバイブレータ１３及
びライントライバ１６は動作しない。すなわち１発振器
１］が停止することにより自動的（二発振器２１へ移行
するわけで、この時のコモンバス上の信号（イ）の位相
のずれ分は発振器１１と発掘器２ノとの位相差だけであ
り、分間器１２，１１１，１２゜２８の分局比、すなわ
ちＮを大きくとっておけば前記位相差は殆んど無視でき
る。インバータ装置１．２はそれぞれコモンバス上の信
号（イ）を基準信号として同期運転されるわけである。
分間器１２と分局器１８がまったく同じ動作している場
合は、前述の如〈従来の実施例と同様に停止した発振器
から正常な発振器へ自動的（：ｓ行が行なわれる。さら
（二、分１器１２が誤動作して２Ｎ＃目までカウントす
る前に出力が＠１”から＠０”に変化した場合、ＡＮＤ
回路１９により分間器１８の出力と論理積なとっている
ため、ＡＮＤ回路１９の出力は正常（′−軸動作ている
分局器１８の出力が２Ｎ番目まで正規Ｃ：カウントして
出力が１０”から＠１”になるまで現われない、すなわ
ち分間器１２の誤動作による。コモンバス上の信号のパ
ルス間隔が短かくなるモードの異常は分局器が２１系と
なっているため発生しない。
合は、前述の如〈従来の実施例と同様に停止した発振器
から正常な発振器へ自動的（：ｓ行が行なわれる。さら
（二、分１器１２が誤動作して２Ｎ＃目までカウントす
る前に出力が＠１”から＠０”に変化した場合、ＡＮＤ
回路１９により分間器１８の出力と論理積なとっている
ため、ＡＮＤ回路１９の出力は正常（′−軸動作ている
分局器１８の出力が２Ｎ番目まで正規Ｃ：カウントして
出力が１０”から＠１”になるまで現われない、すなわ
ち分間器１２の誤動作による。コモンバス上の信号のパ
ルス間隔が短かくなるモードの異常は分局器が２１系と
なっているため発生しない。
ｔｅ１発明の効果
このよう（ニジて、発振器の出力を分間する分局器を２
重系とし、各分周器出力の論理積なとるようにした本発
明による発振装置シニよれば、従来と同様発振器の停止
（一対しては正常な発条器４＝自動的（＝移行が行なわ
れ、さら（二分周器の％ ＊ｆｉ 作＋二よりコモンバ
ス上の信号のパルス間隔が旭かくなるよう（二異常は２
１構成する。２つの分間器が同時（二誤１作しない限り
起り得ない。
重系とし、各分周器出力の論理積なとるようにした本発
明による発振装置シニよれば、従来と同様発振器の停止
（一対しては正常な発条器４＝自動的（＝移行が行なわ
れ、さら（二分周器の％ ＊ｆｉ 作＋二よりコモンバ
ス上の信号のパルス間隔が旭かくなるよう（二異常は２
１構成する。２つの分間器が同時（二誤１作しない限り
起り得ない。
しかも１分間器を２を系とすること（＝より発振回路そ
のものの構成部品が増加することについては、分局器の
誤動作（＝対しては２重系のため出力に影譬な与えず、
分周器の不動作嘔二対しては出力が出なくなるため発振
器停止の場合と同様自動的に正常な発珈器Ｃ二より引き
続きコモンバス上（＝パルスが送出されるため信頼性（
＝は伺ら１曽しない。
のものの構成部品が増加することについては、分局器の
誤動作（＝対しては２重系のため出力に影譬な与えず、
分周器の不動作嘔二対しては出力が出なくなるため発振
器停止の場合と同様自動的に正常な発珈器Ｃ二より引き
続きコモンバス上（＝パルスが送出されるため信頼性（
＝は伺ら１曽しない。
尚第３図の発振回路ＪＢ、２Ｂは並列冗長発１ｆｉｋ置
の動作を説明するためのものであり発振回路の数は２回
路（二限足されず、更に何回路増設してもかまわない。
の動作を説明するためのものであり発振回路の数は２回
路（二限足されず、更に何回路増設してもかまわない。
また発振回路は！Ｊ３図の回路（二限足されない。
第１図は従来の並列冗長発振放置のブロック図、１１１
４２図は第１図の装置の動作を説明するための動作波形
図、弗３図は本発明の一実施例を解す１ブロック図であ
る。 １人、ｊＡ、ＪＢ、２Ｂ・・・発振回路、１１゜２１・
・・発少器１．１２，２２．１８．２８・・・分間器、
１３．Ｉｇ、２３．２４・・・単安定マルチバイブレー
タ、ＩＢ、１９，２５．２９・・・ＡＮＤ回ｕ、１６．
２６・・・ライントライバ、１７゜２７・・・ラインレ
シーバ。 出鵬人代理人 弁理土鈴 江 武 門
４２図は第１図の装置の動作を説明するための動作波形
図、弗３図は本発明の一実施例を解す１ブロック図であ
る。 １人、ｊＡ、ＪＢ、２Ｂ・・・発振回路、１１゜２１・
・・発少器１．１２，２２．１８．２８・・・分間器、
１３．Ｉｇ、２３．２４・・・単安定マルチバイブレー
タ、ＩＢ、１９，２５．２９・・・ＡＮＤ回ｕ、１６．
２６・・・ライントライバ、１７゜２７・・・ラインレ
シーバ。 出鵬人代理人 弁理土鈴 江 武 門
Claims (1)
- 発揚器と、この発振器の出力を分局する分−益、この分
局器の出力を受けてパルスを共通信号線に送り出すライ
ントライバ、共通信号線のＯｒ号を受けて前記分局器ヘ
リセット指令を与えるラインレシーバから成る発振回路
を複数台設置すること（二より構成される並列冗長発振
装置において、前記分局器を２１糸とし各分ＰｌｉＩ儀
の出力の論理積なとり前記ライントライバを通じてパル
スを共通信号線に送り出すようにしたことを特徴とする
並列冗長発振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169893A JPS5872374A (ja) | 1981-10-23 | 1981-10-23 | 並列冗長発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169893A JPS5872374A (ja) | 1981-10-23 | 1981-10-23 | 並列冗長発振装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5872374A true JPS5872374A (ja) | 1983-04-30 |
| JPH0213867B2 JPH0213867B2 (ja) | 1990-04-05 |
Family
ID=15894910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56169893A Granted JPS5872374A (ja) | 1981-10-23 | 1981-10-23 | 並列冗長発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5872374A (ja) |
-
1981
- 1981-10-23 JP JP56169893A patent/JPS5872374A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0213867B2 (ja) | 1990-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5146585A (en) | Synchronized fault tolerant clocks for multiprocessor systems | |
| US4683570A (en) | Self-checking digital fault detector for modular redundant real time clock | |
| US4644498A (en) | Fault-tolerant real time clock | |
| DE69116493T2 (de) | Schaltung und Verfahren zur Bestimmung der Länge des Zeitintervalls zwischen zwei Signalen | |
| DE69223990T2 (de) | Auch gegen mehrfachfehler sicherer, fehlertoleranter taktgeber | |
| DE69032708T2 (de) | Protokoll für Lese- und Schreibübertragungen | |
| US5381416A (en) | Detection of skew fault in a multiple clock system | |
| US4096396A (en) | Chronometric system with several synchronized time-base units | |
| US3329905A (en) | High speed switchover circuit | |
| US5327402A (en) | Clock supply apparatus | |
| JPS5872374A (ja) | 並列冗長発振装置 | |
| JPH033419A (ja) | 位相同期回路 | |
| US5859996A (en) | Clock signal supply for fault tolerant data processing | |
| US4922489A (en) | Circuit configuration for routine testing of the clock supply of a large number of units operated with the same clock | |
| JPS6251013B2 (ja) | ||
| JPS5858856B2 (ja) | 発振装置 | |
| JPH0427229A (ja) | 伝送装置 | |
| JP2645880B2 (ja) | システムクロック二重化方式 | |
| JPS63314097A (ja) | ディジタル電気通信交換装置用の同期化配列 | |
| SU1188920A1 (ru) | Резервированный генератор импульсов | |
| SU574848A1 (ru) | Устройство дл контрол резервированного генератора | |
| SU758582A1 (ru) | Резервированный генератор импульссов | |
| JPS6341314B2 (ja) | ||
| SU1173553A2 (ru) | Резервированный счетчик | |
| US6510134B1 (en) | Non-break change-over device for redundancy system in information transmission systems |