JPH02138729A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置とその製造方法に係り、半導体基板
中の欠陥密度を制御した半導体装置とその製造方法に関
する。

半導体基板上にエピタキシャル層を形成した半導体装置
としては、バイポーラ型素子がその代表→ といえる。バイポーラ素子は第１図ｊ工程を経て製造さ
れる。すなわち、先ず鏡面研摩を行ったＰ型シリコン単
結晶基板（１）（第１図（ａ））の表面を酸化し、写真
蝕刻法にて所定部分の酸化膜を取除き、露出したシリコ
ン表面から例えば１２５０℃でアンチモンを所定の深さ
まで選択拡散する。第１図（ｂ）はこの状態を示し、（
２）は酸化膜、（３）はアンチモンが拡散してＮ型に々
っだ部分を示す。次に酸化膜（２）を弗酸にて除去した
後四塩化シリコンの水素還元法で基板（１）上にエピタ
キシャル層（４）を成長させる（第１図（Ｃ））。

しかしながらこのようにして得られたエピタキシャル層
（４）には通常、積層欠陥と呼ばれる欠陥（５）が存在
する。この積層欠陥（５）の密度は３（１ｐ／７程度か
ら１０００個／ｄ以上まで広範囲に分布するが、一般に
、単神品基板（１７山に汚染がある場合、あるいは拡散
工程を含むエピタキシャル成長工程で汚染された場合に
は、積層欠陥（５）が増加する。この積層欠陥（５）は
、半導体装置の製造歩留や電気的諸特性に重大な影響を
与えるため、可能な限り少ないことが望ましい。

この積層欠陥（５）の発生を防止するためにいくつかの
方法が考えられている。その第１は拡散工程を含むエピ
タキシャル成長工程の清浄度の改善であり、第２は基板
ｍに含まれる酸素濃度の増加である。

しかるに、前者つまり工程の清浄度の改善はこの分野の
当業者において常々勢力されているところであるが、理
想的な清浄度を得るのは不可能であシ、現状の清浄度の
大幅な改善も早急に実現することは極めて困難である。

また後者、つまり基板中の酸素濃度を増加させることに
よって積層欠陥の発生を防止しようとする試み（Ｌ、Ｅ
、Ｋａｔｚａｎｄ　Ｄ、Ｗ、　Ｈｌｌｌ：Ｊ、Ｅｄｅｃ
ｔｒｏｃｈｅｍ、ｓｏｃ、ｌ　２５　、１１５１（１９
７８）参照）は、極めて有効なものと考えられる。しか
るに基板中の酸素濃度を増加させることＫよって積層欠
陥をなくすという方法は次のような２つの問題点がある
。その第１は、基板となる結晶を成長させるとき結晶回
転数を増すと融解シリコン液面の振動等により転位が導
入され易くなることである。また第２は、成長する単結
晶中の酸素濃度分布が結晶の長手方向で一様洗ならない
ことである。すなわち酸素の固液界面での偏析系数には
に二１．２と１より犬きく、そのだめ単結晶の種結晶側
（へ、ド側）では酸素濃度を高くすることができるが、
その反対側（テール側）では酸素濃度が低くなってしま
う。第１表はヘッド側とチル側での酸素濃度の測定例を
示すものである。

但し測定は赤外吸収法によって行い、酸素濃度は△αＸ
　２．６　Ｘ　１０７／ｃｎｌ（△αは酸素による赤外
吸収係数の増加分）として求めた。

第１表 は単結晶基板中に、１０５０℃で１８時間熱処理し板を
用いて製造された半導体装置と、この半導体この表から
もわかるように、高酸素濃度の結晶はヘッド側の一部分
に限られてしまい、従って前記積層欠陥の発生を防止で
きる単結晶はヘッド側のものだけに限られることに々る
。我々の実験によるとヘッド側ｆ　％しか使うことがで
きなかつた。

本発明は上記の点に鑑みてなされたもので、工程の清浄
度は現状のままで、かつ酸素濃度を高めることなく、ヘ
ッド側からテール側までの全ての単結晶を有効に使用で
きるようにすることを目的とする。

本発明は、基板となる単結晶インゴットもしぐ間熱処理
することによって前記１０５７ｍ以上の密度の欠陥を生
成するようにしだ製造方法に特徴がある。

以下図面を参照しながら本発明の詳細な説明する。

第２図は本発明による半導体装置の一実施例を示す断面
図である。図においてｒｌ）ばＰ型基板、（２）壮改化
膜、（３）はＮ型拡散部、（４）はエピタキシャル層で
あり、バイポーラ素子を示している。こ＼で本発明の特
徴は、基板（１）中に結晶欠陥（６）が所定の密度以上
存在することにある。以下この結晶欠陥（６）を丸底ビ
ットと呼ぶことにする。

この丸底ビア　）　（６）はエピタキシャル層中に発生
する積層欠陥と密接な関係があることが判明し、我々の
実験によりこの丸底ビットの欠陥密度が１０５／ｃ＋＋
！以上である場合に、エピタキシャル層中の積層欠陥が
許容できる範四に抑えられることが判った。ここで１０
５／ｃｒＩという値は基板を窒素雰囲気において１０５
０’Ｃで１８時間熱処理した後エツチングして、光学顕
微鏡で観察したときの欠陥密度を表わしている。

第３図は上記１０５／ｄ以上という値を実証するために
、上述の如＜１０５０’（：！、１８１間の熱処理によ
って工４われる基板中の丸底ビット密度と、このときの
エピタキシャル層中の積層欠陥密度との関係を示したも
のである。図中０印は通常の清浄度下における実験値で
、Δ印は多少汚忰のある場恰−の実験値である。本図か
られかるように、多少のバラツキはあるもつの、通常の
清浄度の場合は直線Ａでほぼ近似され、また多少の汚染
がある場合は直線Ｂでほぼ近似さｎるっそして直線Ａ　
、　Ｂから明らかなように、いずれの、吻合も丸底ビッ
トが増加する程エピタキシャル層中積層欠陥は減少して
いる。

しかして一般に、許容できるエピタキシャル層中の積層
欠陥は１０”９／ｍであるため、通常の清浄度の工程で
エピタキシャル成長を行う場合には、破線ａ・と破線す
の交点よりも右下の領域に入ることが必要となり、これ
を丸底ビット密度で示せばほぼ１０７ｄμ上ということ
になる。

このように、丸底ピット密度が１０／７以上に搏 なるとエピタキシャル層中の積層欠陥が１０／ｄになる
とい′う現象が実験的に確かめられたが、この現象が生
じる理由は次のように考えられる。す力わち単結晶基板
中には微小々欠陥が存在し、この微小欠陥によって拡散
を含むエピタキシャル工程中の汚染がゲッターされるた
め、この微小欠陥が塞板中に多く含まれる場合は、エピ
タキシャル層中に発生する積層欠陥の核（第１図ＣＣ）
において符号（７）で示されている）が々くなり、その
結集積層欠陥の発生が防止される。１０５０℃１１８時
間の熱処理は、上記基板中の微小欠陥を観察可能な大き
さにまで拡大するだめの処理である。

次に、以上に述べたｌＯ５／７以上の欠陥密度を有する
基板の製造方法について説明する。

本発明においては、欠陥は６００　’Ｏ乃至９００℃の
低温熱処理を施すことにより生成される。この低温熱処
理は拡散工程等を行う前の基板に対して行ってもよく、
また拡散工程までに行われる熱処理によって行ってもよ
い。

以下第４図に示す実験結果に基づき、説明を進める。第
４図はへラド促の酸素濃度が１．０Ｘ１０１８／ｄでテ
ール側が６．７Ｘ１０　　／ｃｎｔの単結晶の各部を基
板（１）として用い、この基板（１）を温度８００℃で
Ｏ乃至１８時間低温熱処理してその後エピタキシャル成
長層を形成した時の、単結晶のサンプル位置と低温熱処
理時間との関係を示しだもので、図中○印はエピタキシ
ャル成長層中の積層欠陥が１０個／ｃＩＩ以下の場合、
Ｘ印は１□四／７より多い場口τボ」０ この実験結果かられかるように、８００”（：！の熱処
理の場合は、ヘッド側から作られた基板では１乃至１１
時間の熱処理を行うことによりエピタキシャル層中の積
層欠陥がｌＯ個／−以下となり、また結晶の中央部分よ
り作られた基板では８乃至２０時間、テール側から作ら
れた基板では１４時間以上でそれぞれ１０個／ｄ以下の
積層欠陥とすることができる。一方上記低温熱処理を行
わない場合（０時間）は、へ、ド側からテール側に亘る
全ての部分で、積層欠陥は１０個／ｄより大きくなる。

また結晶のヘッド側では熱処理過剰の基板があった。こ
れは基板中に積層欠陥が発生し、これがエピタキシャル
層中の積層欠陥を誘発したものと考えられる。

さらに、第４図において○印で示されている基板を１０
５０℃で１８時間熱処理した後エツチングして光学顕微
鏡で観察した結果、全てのものについてその欠陥密度は
１０／ｄ以上であり、一方剪４図において×印で示され
ている熱処理不足の基板においては、欠陥密度はｌＯ３
−１０４／７しかなかった。

以上の説明から、１０５０℃で１８時間熱処理した後エ
ツチングして光学顕微鏡で観察したときに１０５７７以
上の欠陥密度を有する基板を用い、その上にエピタキシ
ャル層を形成する場合、このエピタキシャル層中に発生
する積層欠陥は１０個／ｄ以下に抑制されることがわか
る。

次に、本発明の如き６００℃乃至９００℃の低温熱処理
を施すことによって、酸素濃度を高めること力＜、丸底
ピットを増大させることができる理由を述べる。

剪５図は基板中の酸素Ａ度と丸底ピット密度との関係を
示したもので、図中○印は上記低温熱処理を施こさない
ままで、１０５０℃で１８時間の熱処理を行い、エツチ
ングし、て光学門微倚によって測定した結果を示し、一
方○印は８００℃で６時間低温熱処理を施した後１０５
０℃１１８時間熱処理してエツチングし、光学顕微鏡で
智察しだときの結果を示す。

本図かられかるように、丸底ピット密度は酸素濃度によ
って変化し、しかも本発明の如き低温熱処理を施すこと
によって丸底ピット密度が増大する。我々は上記低温熱
処理を６５０℃で２４時間行った場合についても実験し
たが、やはり同様の特性が得られた。このように低温熱
処理を行うことによって同一酸素濃度でも丸底ピット密
度が増加するということは、とりもなおさず同一丸底ピ
ット密度を得ようとする場合、本発明の如く低温熱処理
を施すことによって、このときの酸素濃度を低くするこ
とができることを青味する。例えば１０５／ｄの丸底ピ
ットを得るには、低温熱処理を施さない場合は平均して
ｌｌＸｌ０　７ｍの酸素濃度を必要とするが、８００℃
，４時間の低温熱処理を施すことにより９Ｘ１０　　／
７程度でよいことになり、また６５０．２４時間の低温
熱処理を施すことにより、７Ｘ１０　　／Ｃｎｔ程度で
よいことになる。

以上述べたように本発明によれば、半導体基板１０７Ｃ
７１！（１０５０″Ｃ９１８時間の熱処理後の内部の光
学顕微鏡観察による値）以上の密度を有する欠陥を設け
るようにしているので、本発明による半導体基板上にエ
ピタキシャル層を形成した半導体装置にδつでは、基板
中の酸素濃度を高めることなく、エピタキシーギル層中
の積層欠陥の発生を防止することができる。

以上は本発明をエピタキシャル層を有する半導体装置に
適用した場合についての説明であるが、本発明はこの実
施例に限定されるものではなく、例えばＭＯＳ　ＩＣ，
ＬＳＩ等、半導体基板を用いる半導体装置全般に亘って
適用することができる。以下にキＪＱ３の例としてダイ
ナミック型ＲＡ％ｆ（ｄ−ｍ丁）に適用した場合てつい
て簡単に述べる。

我々は本発明による低温熱処理を施した基板とこの処理
を施とさ彦い基板とを出発材料として１６Ｋ　ｄ−ＲＡ
Ｍを製造し、その歩留りを訓べた。

その結果ＬＳＩ製造プロセスを完了したウェー・・のダ
インータ歩留は第２表に示すよう々ものであった。

第２表 第２表のうちテスト項目１はＰＮ接合のリーク電流が増
加すると歩留りが悪くなる項目で、テスト項目２は半導
体基板内の少数キャリアライフタイムが関係する項目で
ある。そして熱処理は８００゛Ｃで４時間酸素中で実施
した。

第２表からも明らかなようにテスト項目１，２共に８０
０℃，４時間の熱処理を施した方が高歩留りである。こ
れは本発明の低温熱処理を行うことばよって導入された
微小欠陥が製造工程中の汚染をゲッターしたものと考え
られる。

本発明による低温熱処理は、単縫みインゴットで行って
も、基板ＩＩｊ造プロセスの途中で行っても、また鏡面
ウェーハにした後に行ってもその効果は同じである。

【図面の簡単な説明】

第１図は半導体基板上にエピタキシャル成長層を有する
バイポーラ素子の製造工程とその際発生するエピタキシ
ャル層中の積層欠陥を示す図、第２図は本発明による半
導体装置の一実施例を示す断面図、第３図は本発明によ
り導入された基板中の丸底ピット密度とエピタキシャル
層中の積層欠陥密度との関係を示す図、第４図は引上げ
により得られる単結晶の各部位置と本発明による低温熱
処理時間との関係を示す図、第５図は本発明による基板
中の丸底ビット濃度と酸素濃度との関係を示す図である
。 （１）・・・半導体基板、　　（３）・・・拡散層、（
４）・・・エピタキシャル成長層、（６）・・・結晶欠
陥（丸底ヒ゛　ッ　ト　　）　。

Claims (1)

【特許請求の範囲】
1. （１）酸素を含む単結晶半導体基体を６００℃乃至９０
   ０℃の温度で所定の時間熱処理することによって、欠陥
   を増加させ１０５０℃で１８時間熱処理した後エッチン
   グして光学顕微鏡で観察した場合において、前記単結晶
   半導体基体中に１０５／ｃｍ＾２以上の欠陥密度となる
   ような欠陥を生成する工程を含む半導体装置の製造方法
   。