JPH02138743A - ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法 - Google Patents

ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法

Info

Publication number
JPH02138743A
JPH02138743A JP63304387A JP30438788A JPH02138743A JP H02138743 A JPH02138743 A JP H02138743A JP 63304387 A JP63304387 A JP 63304387A JP 30438788 A JP30438788 A JP 30438788A JP H02138743 A JPH02138743 A JP H02138743A
Authority
JP
Japan
Prior art keywords
germanium
gallium arsenide
type
film
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63304387A
Other languages
English (en)
Other versions
JP2764966B2 (ja
Inventor
Junichi Sone
曽根　純一
Toru Kimura
亨 木村
Masafumi Kawanaka
雅史 川中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63304387A priority Critical patent/JP2764966B2/ja
Priority to US07/328,672 priority patent/US5047365A/en
Priority to DE68928286T priority patent/DE68928286T2/de
Priority to EP89303043A priority patent/EP0334682B1/en
Publication of JPH02138743A publication Critical patent/JPH02138743A/ja
Application granted granted Critical
Publication of JP2764966B2 publication Critical patent/JP2764966B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/007—Autodoping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/041—Doping control in crystal growth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/916—Autodoping control or utilization
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はベース層を構成する半導体のエネルギー、ギャ
ップよりも広いエネルギー、ギャップを持った半導体で
エミッタ層を構成したヘテロ構造バイポーラ・トランジ
スタ（以下ＨＢＴと略、称する）のベース層の構造と分
子線エピタキシャル成長方法に関する。
（従来の技術） 砒化ガリウムとゲルマニウムのヘテロ接合よりなるＮＰ
Ｎ型バイポーラ・トランジスタの構造としては、例えば
文献ジャーナル・オン・アップライド・フイズイクス（
Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃ
ｓ）誌５９巻２号４９５頁に記述される如く、Ｎ型砒化
ガリウム基板２０上にＰ型ゲルマニウム２１、Ｎ型ゲル
マニウム２２のエピタキシャル膜を成長させ（第７図（
ａ））、Ｎ型、Ｐ型ゲルマニウムのエピタキシャル膜の
１部をメサ・エッチしく第７図（ｂ））、続いてエミッ
タ層の領域を規定するマスク７０を形成し、ボロンをイ
オン注入しく第７図（Ｃ））、最後にコレクタ電極２３
、ベース電極２４、エミッタ電極２５をリフトオフ法に
より作製し、ＨＢＴが作製できる（第７図（ｄ））。
砒化ガリウム中のボロンを注入された領域は高抵抗の砒
化ガリウム２６となるため、砒化ガリウム２０より電子
をＰ型ゲルマニウム２１中に注入し、Ｎ型ゲルマニウム
２２層より引き抜くことが可能となり、砒化ガリウム２
０をエミッタ、ゲルマニウム２１をベース、ゲルマニウ
ム２２をコレクタとするＮＰＮバイポーラ・トランジス
タとして動作させることが可能となる。ここでＮ型ゲル
マニウム層、Ｐ型ゲルマニウム層は分子線エピタキシャ
ル成長法により作成可能である。
しかるに文献モレキュラービームエピタキシー・アンド
・ヘテロストラクチャーズ（Ｍｏｌｅｃｕｌａｒ　Ｂｅ
ａｍＥｐｉｔａｘｙ　ａｎｄ　Ｈｅｔｅｒｏｓｔｒｕｃ
ｔｕｒｅｓ）の３１６頁から３２４頁にわたり記載され
る如く砒化ガリウムとゲルマニウムのヘテロ接合におい
ては砒化ガリウム中の砒素がゲルマニウム中に拡散し、
ゲルマニウムは不純物濃度が１０　ｃｍ　　以上の高濃
度のＮ型にドープされてしまう。従って砒化ガリウムと
接するゲルマニウムエピタキシャル膜をＰ型にドープす
るのは上記不純物濃度を上回る濃度のアクセプターをド
ープし、不純物の補償をしなければならない。このよう
な高濃度のＰ型のドーピングをベース層のような薄い膜
に制御性良く施すこと自体、技術的に困難であるだけで
なく、不純物補償された半導体エピタキシャル膜の電子
および正孔移動度は低下するため、ベース層のベース抵
抗の増大、ベース層の電子走行時間の増大を招き、トラ
ンジスタの電気特性に悪影響を与える。
これはＨＢＴに限って生ずる問題ではなく、砒化ガリウ
ム上のゲルマニウムエピタキシャル膜を用いる他の応用
、例えば砒化ガリウム上のゲルマニウムエピタキシャル
膜を用いてＰチャネルの電界効果トランジスタを実現し
ようとする際にも同様の問題が生ずる。
（発明が解決しようとする課題） 以上の如く砒化ガリウムとゲルマニウムのヘテロ接合を
利用したＨＢＴにおいては砒化ガリウムとゲルマニウム
の界面で砒化ガリウム中の砒素がゲルマニウム中に拡散
し、ゲルマニウムがＮ型にドープされてしまうという問
題があった。ＮＰＮ型のＨＢＴを実現するためには砒化
ガリウムと接したゲルマニウムは膜厚の極めて薄いＰ型
エピタキシャル膜にになる必要があり、上記のような砒
素の拡散の起きている状況ではそれを上回る濃度のＰ型
ドーパントを砒化ガリウムと接する、膜厚の極めて薄い
ゲルマニウム層に添加する必要があり、技術的に難しい
だけでなく、不純物補償された半導体では正孔あるいは
電子の移動度が低下し、このトランジスタの電気特性を
劣化させるという問題点があった。
また、かかる問題点は、ＨＢＴだけでなく、一般に６比
化ガリウム上のゲルマニウムエピタキシャルを用いた応
用においては、同様に生ずる問題点であった。
本発明の目的はこれら従来の砒化ガリウムとゲルマニウ
ムのヘテロ接合からなるバイポーラ・トランジスタの持
つ欠点を除去した新規なペテロ接合バイポーラ、トラン
ジスタと砒化ガリウム上にゲルマニウムを成長させる新
規な分子線エピタキシャル成長法を提供することにある
。
（課題を解決するための手段） 本発明によれば、砒化ガリウム基板上にエミッタ層を形
成するＮ型砒化ガリウムとベース層、コレクタ層を形成
するゲルマニウムを設けたヘテロ措造バイポーラ斗うン
ジスタにおいて、前記ゲルマニウムのベース層は前記Ｎ
型砒化ガリウムからのガノウム拡散層により構成される
ことを特徴とするＮＰＮ型のヘテロ構造バイポーラ斗う
ンジスタが得られる。
また砒化ガリウム基板上に砒化ガリウムのエピタキシャ
ル膜を成長させた後、超高真空下で基板温度を前記砒化
ガリウムエピタキシャル膜表面の砒素が脱離する温度に
保ち、続けて温度を下げ、ゲルマニウムのエピタキシャ
ル成長を行なうことを特徴とする分子線エピタキシャル
成長法が、また砒化ガリウム基板上に砒化ガリウムのエ
ピタキシャル膜を成長させた後、超高真空下で基板温度
を前記砒化ガリウムエピタキシャル膜表面の砒素が脱離
する温度に保ったまま、ゲルマニウムのエピタキシャル
成長を行なうことを特徴とする分子線エピタキシャル成
長法が、さらに上記分子線エピタキシャル成長法におい
て、超高真空下としてバックグラウンドの砒素圧が１０
トル以下の条件を、またエピタキシャル膜の砒素が脱離
する基＋Ｆｉ、温度として、４００℃以上を選んだこと
を特徴とする分子線エピタキシャル成長法がそれぞれ得
られる。
（作用） 砒化ガリウム基板上に砒化ガリウムのエピタキシャル膜
を基板温度を５００°〜７００’Ｃに保って分子線エピ
タキシャル法により成長させた後の砒化ガリウムは、本
来の共有結合により結合した砒化ガリウムの構成要素と
なるガリウムと砒素以外に、表面に吸着した砒素が付着
している。本発明者らの実験によれば、この状態でゲル
マニウムを基板温度３００°〜４００℃で成長させると
、前記吸着した砒素がゲルマニ、・シム中に溶は込み、
Ｎ型のゲルマニウム膜ができる。一方、ゲルマニウム成
長前に基板温度を砒素が脱離する温度、例えば６００℃
に昇温した後、超高真空下でそのまま保持すると、最初
、表面吸着した砒素が蒸発し、その下にある共有結合に
よりガリウムと結合した砒素が表面に現れる。さらに高
温保持を続けると共有結合した表面の砒素が蒸発し、ガ
リウムが表面に現れる様になる。これらの状態変化は高
エネルギー電子線回折法により、詳細に観測することが
できる。本発明者らの実験によると表面に吸着した砒素
が蒸発したあとは、表面に共有結合状態にある砒素ある
いはガリウムのいずれが現れても、続けて基板温度３０
０’〜４０Ｑ’Ｃでゲルマニウム膜を分子線エピタキシ
ャル法で成長させることにより、そのゲルマニウム膜が
１０　ｃｍから１０　ｃｍ　　程度のＰ型になることが
わかった。これは砒化ガリウム中のガリウムがゲルマニ
ウム中に拡散するためである。このＰ型ゲルマニウム膜
は不純物の補償は起きておらず、電子、正孔の移動度は
高い。
以上の事実をもとにすると、ゲルマニウム中ニガリウム
の拡赦が起き、不純物を添加していないゲルマニウムが
Ｐ型になる条件で、Ｎ型砒化ガリウム上に高純度のゲル
マニウム、あるいはドナー濃度１０　ｃｍ　　程度以下
のゲルマニウムを成長させると、砒化ガリウムとの界面
付近でのゲルマニウムがガリウムの拡赦によりＰ型にド
ープされ、自動的に超薄膜のベース層が形成されること
になる。
上記の分子線エピタキシャル成長法の応用としてはＨＢ
Ｔに限らず、砒化ガリウム上に、不純物補償されないＰ
型のゲルマニウムエピタキシャル膜を必要とする他の応
用にも同様に適用できる。
（実施用） 以下に本発明の実施例を図を使って説明する。
第１図は請求項１記載の一実施例を示すための断面模式
図である。半絶縁性砒化ガリウム基板１上にジノコンを
不純物としてドープされた不純物濃度５Ｘ１０　ａｍ　
　の高濃度Ｎ型砒化ガリウム２のエピタキシャル膜、同
じくシリコンを不純物としてドープされた不純物濃度１
×１０ｃｍ　のＮ型砒化ガリウムエピタキシャル膜３、
アンチモンを不純物としてドープされた不純物濃度５Ｘ
１０　ｃｍ　　のＮ型ゲルマニウムエピタキシャル膜４
、砒素を不純物としてドープされた不純物濃度１×１０
ｃｍ　の尚濃度Ｎ型ゲルマニウムエピタキシャル膜５が
設けられている。前記砒化ガリウム３とゲルマニウム４
の界面では砒化ガリウム３からゲルマニウム４中へガリ
ウムが拡赦し、不純物濃度が１０〜１０　ａｍ　　程度
の高濃度Ｐ型ゲルマニウム層６が形成されている。前記
Ｎ型ゲルマニウム４の両横にはボロンをイオン注入する
ことにより形成された高濃度Ｐ型ゲルマニウム７の領域
と、そのゲルマニウム７の領域下には同じくボロンをイ
オン注入することにより形成された高抵抗は化ガリウム
の領域８がそれぞれ設けられている。さらに前記高濃度
Ｎ型ゲルマニウム５、高濃度Ｐ型ゲルマニウム７、高、
温度Ｎ型砒化ガリウム２の上にはそれぞれコレクタ電極
９、ベース電極１０、エミッタ電極１１が設けられてい
る。上記においてＮ型砒化ガリウム３はエミッタ層、高
；温度Ｐ型ゲルマニウム６はベース層、Ｎ型ゲルマニウ
ム４はコレクタ層として働く。
第２図は、不純物濃度の空間分布であり、縦軸は不純物
濃度を対数で表示している。図に示される如く、ガリウ
ムが砒化ガリウムからゲルマニウム中に拡赦しているの
で、界面から離れるにつれ、ガリウムの濃度は薄くなる
。これは不純物分布の空間変化のため、ベース中に内部
電界が生じていることになり、エミッタからベースに注
入された電子が、この内部電界により加速されることを
意味しており、該ヘテロ構造の高速動作に寄与する。
またベース層形成に砒化ガリウムとゲルマニウム界面に
生ずる拡散現象を利用しているため、不純物濃度が１０
〜１０　ｃｍ　　、膜厚が１１００ｎ以下の高濃度かつ
超薄膜のＰ型ベース層を自動的に作り込むことが可能で
ある。
第３図は請求項１のＨＢＴの他の実施例を示すための断
面模式図である。Ｎ型砒化ガリウムエピタキシャル膜３
の上には不純物の添加されていない高純度のゲルマニウ
ムのエピタキシャル膜１２が、さらにその上にアンチモ
ンを不純物としてドープされた不純物濃度５Ｘ１０　ｃ
ｍ　　のＮ型ゲルマニウムエピタキシャル膜４が設けら
れている。他は第１図の実施例と同じである。前記砒化
ガリウム３とゲルマニウム１２の界面では砒化ガリウム
３からゲルマニウム１２中へガリウムが拡散し、不純物
濃度が１０〜１０　ｃｍ　　程度の高濃度Ｐ型ゲルマニ
ウム層６が形成されている。
第４図は不純物濃度の空間分布であり、縦軸は不純物濃
度を対数で表示している。第１図の実施例と同様、本実
施例においても砒化ガリウム中からゲルマニウム中へ拡
赦したガリウムの空間分布により、ベース中に内部電界
が生じており、該トランジスタの高速動作に寄与する。
また二の拡１１り現象を利用し、不純物濃度が１０〜１
０　ｃｍ　　、膜厚が１１００ｎ以下の高濃度、かつ超
薄膜のＰ型ベース層を自動的に作り込むことが可能であ
る。本実施例の場合はベース層６が不純物補償されてい
ないのでキャリアの移動度が高い。
なお本実施例では砒化ガリウム３上に高純度のゲルマニ
ウム１２を設けているが、Ｐ型のゲルマニウムを設けて
もよい。
第５図は請求項２記載の分子線エピタキシャル成長法に
関する実施例を説明するだめの工程図である。先ず（１
００）方位の半絶縁性砒化ガリウム基板１上に、基板温
度６５０℃でシリコンを不純物とする高濃度Ｎ型砒化ガ
リウム２、Ｎ型砒化ガリウム３を分子線エピタキシャル
法で成長させる。続けて砒素の脱離が起きないように砒
素ビームを当てながら、基板を室温にまで冷却する（（
ａ）図）。この状態では表面に吸着した砒素原子が存在
する。これは分子線エピタキシャル成長装置に内蔵され
た反射型高エネルギー電子線回折装置により観測するこ
とが可能で、表面は（２Ｘ２）の超構造を示す。しかる
後、超高真空下で、砒化ガリウムを成長した部屋と異な
る成長室へ店仮を移送することで、バックグラウンドの
砒素圧を１０　　Ｔｏｒｒ以下に保つことが可能となる
。続は一〇、この状態で基板を５００℃まで昇温し、表
面に吸着した砒素を蒸発させる（（ｂ）図）。この表面
の状態変化は前記反射型高エネルギー電子線回折装置で
観測することが可能で、表面は（２Ｘ２）の超構造から
（２Ｘ４）の超構造へと変化する。
しかる後、基板温度を３５０℃まて下げ、不純物として
アンチモンを用い、Ｎ型ゲルマニウム４、高濃度Ｎ型ゲ
ルマニウム５のエピタキシャル膜を分子線エピタキシャ
ル成長法により成長させる（（Ｃ）図）。この時、砒化
ガリウム３とゲルマニウム４の界面で砒化ガリウム３中
からゲルマニウム４中にガリウムが拡赦し、高濃度Ｐ型
ゲルマニウム層６が自動的に生成される。
以上の砒化ガリウムとゲルマニウムのヘテロ接合エピタ
キシャル膜を用いてバイポーラ・トランジスタを形成す
るには、続いてリングラフィ技術によりエミッタ層を構
成する領域にレジストをかぶせ、前記高濃度Ｎ型ゲルマ
ニウム層５の一部をエツチングし、しかる後にボロン（
Ｂ　）をイオン注入する（同図（ｄ））。
続いてベース層を構成する領域にレジストをかぶせ、前
記高濃度Ｎ型砒化ガリウム２の表面が露出するまで、ゲ
ルマニウム層と砒化ガリウム層をエツチングする（同図
（ｅ））。しかる後、金、ゲルマニウム。
ニッケルでエミッタ電極１１を、金、インジウムでｌく
−スミ極１０を、金・アンチモンでコレクタ電極９を、
それぞれリフトオフ法で作製する（同図（ｆ））。
これにより、砒化ガリウムをエミッタ、ゲルマニウムを
ベースとしたヘテロ構造バイポーラ・トランジスタが作
製される。
第６図は請求項３記載の分子線エピタキシャル成長法に
関する実施例を説明するための工程図である。（１００
）方位の半絶縁性砒化ガリウム基板１の上に基板温度６
５０℃でシリコンを不純物とする高濃度Ｎ型砒化ガリウ
ム２、Ｎ型砒化ガリウム３を分子線エビタギシャル成長
法により成長させる。続けて砒素の脱、離が起きないよ
うに砒素ビームを当てながら、基板を室温にまで冷却さ
せる（（ａ）図）。
この状態ではＮ型は化ガリウム３の表面に、吸着した砒
素原子が存在する。これは分子線エビタギシャル成長装
置に内蔵された反射型高エネルギー電子線回折装置によ
す観測することが可能で、表面は（２Ｘ２）の超構造を
示す。しかる後、超高真空下で、砒化ガリウムを成長し
た部屋と異なる成長室へ基板を移送することで、バック
グラウンドの砒素圧を１０１・ル以下に保つことが可能
となる。この状態で基板）温度をゲルマニウムを成長さ
せる温度の５００℃まで上昇させる（（ｂ）図）。この
とき砒化ガリウムに吸着していた砒素は蒸発する。この
表面の状態変化は前記反射型高エネルギー電子線回折装
置で観測することが可能で、表面は（２Ｘ２）の超構造
から（２Ｘ４）の超構造へと変化する。続いて高純度ゲ
ルマニウム１２、アンチモンをドーパントとするＮ型ゲ
ルマニウム４、砒素をドーパントとする高濃度Ｎ型ゲル
マニウム５を基板温度５００℃で分子線エピタキシャル
成長法により連続成長させる（（Ｃ）図）。このとき砒
化ガリウム層３から高純度ゲルマニウム層１２にガリウ
ムが拡散し、砒化ガリウムとの界面付近のゲルマニウム
が高濃度Ｐ型層６に変化する。
以上の砒化ガリウムとゲルマニウムヘテロ接合エピタキ
シャル膜を用いてバイポーラ・トランジスタを形成する
には、続いてリソグラフ技術によりエミッタ層を構成す
る領域にレジストをかぶせ、前記高濃度Ｎ型ゲルマニウ
ム層５、Ｎ型ゲルマニウム層４の１部をエツチングし、
しかる後にボロン（Ｂ　）をイオン注入する（（ｄ）図
）。
続いてベース層を構成する領域にレジストをかぶせ、前
記高濃度Ｎ型砒化ガリウム２の表面が露出するまで、ゲ
ルマニウム層と砒化ガリウム層をエツチングする（（ｅ
）図）。しかる後、金・ゲルマニウム、ニッケルでエミ
ッタ電極１１を、金、インジウムでベース電極１０を、
金・アンチモンでコレクタ電極９を、それぞれリフトオ
フ法で作製する（（ｆ）図）。これにより砒化ガリウム
をエミッタ、ゲルマニウムをベースとしたヘテロ構造バ
イポーラ・トランジスタが作製される。
以上の分子線エピタキシャル膜に関する実施例において
はＨＢＴへの応用の場合につき述べたが、これに限るも
のではなく、他の砒化ガリウム上のＰ型ゲルマニウムエ
ピタキシャル膜を用いる応用、例えば、前記Ｐ型ゲルマ
ニウムエピタキシャル、膜を用いて構成されるＰチャン
ネル電界効果トランジスタ等にも応用できる。
（発明の効果） 以上、請求項２，３．４の発明によれば砒化ガリウムと
ゲルマニウムの分子線エピタキシャル成長法による連続
成長において問題となる砒化ガリウムからゲルマニウム
中への砒素の拡散をなくし、ガリウムか優先的に拡散す
るゲルマニウムの分子線エビタギシャル成長法が実現で
きる。特に第２項の発明によれば砒化ガリウム成長後、
昇温しで表面に吸着した砒素原子を蒸発させた後、基板
ｌ温度を下げ、ゲルマニウムを成長させるため、低温成
長が可能となる。従ってゲルマニウム中へのガリウムの
拡散距離を短くすることが可能で、超薄膜のＰ型ゲルマ
ニウム層が実現できる。
一方、第３項の発明によれば、砒化ガリウム成長後、−
ｔ＋９にゲルマニウムの成長する基板温度に設定するた
め、製造が容易であるという利点を持つ。この基板温度
の上昇過程で、砒化ガリウム表面に吸着していた砒素原
子を蒸発させ、ゲルマニウムの成長中に優先的にガリウ
ムが拡散する状態にすることが可能である。
また請求項１の発明によれば、砒化ガリウムとゲルマニ
ウムのＨＢＴにおいて、ベース層は砒化ガリウムとゲル
マニウム界面で生ずる砒化ガリウムからゲルマニウム中
へのガリウムの拡散層で自動的に形成される。このため
ＨＢＴの超高速動作に必要な超薄膜高濃度Ｐ型ベース層
が実現できるだけでなく、ゲルマニウム中でのガリウム
の濃度はエミッタ側からコレクタ側に向かって小さくな
るので、ドリフト・ベース講造が実現でき、前記ＨＢＴ
の超高速動作が可能になる。
【図面の簡単な説明】
第１図は請求項１記載のＨＢＴの一実施例を説明するた
めの断面模式図を、第２図は第１図の実施例の不純物濃
度の空間分布図を、第３図は同じく請求項１記載のＨＢ
Ｔの他の実施例を説明するための断面模式図を、第４図
は第３図の実施例の不純物濃度の空間分布図を、第５図
は請求項２記載のＨＢＴの製造方法を説明するための工
程図を、第６図は請求項３記載のＨＢＴの製造方法を説
明するための工程図を、第７図は砒化ガリウムとゲルマ
ニウムのヘテロ接合からなるＨＢＴの従来の製造方法を
説明するための工程図を各々′を示す。 １・・・半絶縁性砒化ガリウム、２・・・高濃度Ｎ型砒
化ガリウム、３，２０・・・Ｎ型砒化ガリウム、４，２
２．・・Ｎ型ゲルマニウム、５．・、高；温度Ｎ型ゲル
マニウム、６，７．２１・・・高濃度Ｐ型ゲルマニウム
、８，２６・・・高抵抗砒化ガリウム、９．２５・・・
コレクタ電極、１０．２４・・・ベース電極、１１．２
３・・・エミッタ電極、１２・・・高純度ゲルマニウム
。

Claims (4)

    【特許請求の範囲】
  1. （１）砒化ガリウム基板上にエミッタ層を形成するＮ型
    砒化ガリウムとベース層、コレクタ層を形成するゲルマ
    ニウムを設けたヘテロ構造バイポーラ・トランジスタに
    おいて、前記ゲルマニウムのベース層は前記Ｎ型砒化ガ
    リウムからのガリウムの拡散層により構成されることを
    特徴とするＮＰＮ型のヘテロ構造バイポーラ・トランジ
    スタ。
  2. （２）砒化ガリウム基板上に砒化ガリウムのエピタキシ
    ャル膜を成長させた後、超高真空下で基板温度を前記砒
    化ガリウムエピタキシャル膜表面の砒素が脱離する温度
    に保ち、続けて温度を下げ、ゲルマニウムのエピタキシ
    ャル成長を行なうことを特徴とする分子線エピタキシャ
    ル成長法。
  3. （３）砒化ガリウム基板上に砒化ガリウムのエピタキシ
    ャル膜を成長させた後、超高真空下で基板温度を前記砒
    化ガリウムエピタキシャル膜表面の砒素が脱離する温度
    に保ったまま、ゲルマニウムのエピタキシャル成長を行
    なうことを特徴とする分子線エピタキシャル成長法。
  4. （４）請求項２または３記載の分子線エピタキシャル成
    長法において、超高真空下としてバックグラウンドの砒
    素圧が１０＾−＾９トル以下の条件を、またエピタキシ
    ャル膜の砒素が脱離する基板温度として４００℃以上を
    選んだことを特徴とする分子線エピタキシャル成長法。
JP63304387A 1988-03-25 1988-11-30 ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法 Expired - Fee Related JP2764966B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63304387A JP2764966B2 (ja) 1988-03-25 1988-11-30 ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法
US07/328,672 US5047365A (en) 1988-03-25 1989-03-27 Method for manufacturing a heterostructure transistor having a germanium layer on gallium arsenide using molecular beam epitaxial growth
DE68928286T DE68928286T2 (de) 1988-03-25 1989-03-28 Verfahren zur Bildung einer Schicht aus P-Typ-Germanium auf einem Körper aus Gallium-Arsenid
EP89303043A EP0334682B1 (en) 1988-03-25 1989-03-28 Method for forming P-type germanium layer on a gallium arsenide body

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-72336 1988-03-25
JP7233688 1988-03-25
JP63304387A JP2764966B2 (ja) 1988-03-25 1988-11-30 ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法

Publications (2)

Publication Number Publication Date
JPH02138743A true JPH02138743A (ja) 1990-05-28
JP2764966B2 JP2764966B2 (ja) 1998-06-11

Family

ID=26413469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63304387A Expired - Fee Related JP2764966B2 (ja) 1988-03-25 1988-11-30 ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法

Country Status (4)

Country Link
US (1) US5047365A (ja)
EP (1) EP0334682B1 (ja)
JP (1) JP2764966B2 (ja)
DE (1) DE68928286T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183778A (en) * 1989-11-20 1993-02-02 Fujitsu Limited Method of producing a semiconductor device
US5420052A (en) * 1994-04-19 1995-05-30 Texas Instruments Incorporated Method of fabricating a semiplanar heterojunction bipolar transistor
US5583059A (en) * 1994-06-01 1996-12-10 International Business Machines Corporation Fabrication of vertical SiGe base HBT with lateral collector contact on thin SOI
FR2737734B1 (fr) * 1995-08-10 1997-08-29 Alcatel Optronics Procede de gravure d'un substrat par jets chimiques
US6723621B1 (en) * 1997-06-30 2004-04-20 International Business Machines Corporation Abrupt delta-like doping in Si and SiGe films by UHV-CVD
DE19824110A1 (de) * 1998-05-29 1999-12-09 Daimler Chrysler Ag Resonanz Phasen Transistor mit Laufzeitverzögerung
US6743680B1 (en) 2000-06-22 2004-06-01 Advanced Micro Devices, Inc. Process for manufacturing transistors having silicon/germanium channel regions
US6709935B1 (en) 2001-03-26 2004-03-23 Advanced Micro Devices, Inc. Method of locally forming a silicon/geranium channel layer
US6870204B2 (en) 2001-11-21 2005-03-22 Astralux, Inc. Heterojunction bipolar transistor containing at least one silicon carbide layer
EP1815101B1 (en) * 2004-11-19 2012-08-01 Halliburton Energy Services, Inc. Methods and apparatus for drilling, completing and configuring u-tube boreholes
DE102011004411B4 (de) * 2011-02-18 2017-02-23 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Siliziumbasierter Heterobipolartransistor mit einer Kollektorschicht aus einem III-V-Halbleiter
US20130048061A1 (en) * 2011-08-24 2013-02-28 International Business Machines Corporation Monolithic multi-junction photovoltaic cell and method
US9653298B2 (en) * 2013-01-14 2017-05-16 Ipg Photonics Corporation Thermal processing by transmission of mid infra-red laser light through semiconductor substrate
RU2556765C1 (ru) * 2014-02-25 2015-07-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова Способ изготовления полупроводниковой структуры
RU2629659C1 (ru) * 2016-11-22 2017-08-30 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора
US11488889B1 (en) * 2017-08-08 2022-11-01 Northrop Grumman Systems Corporation Semiconductor device passive thermal management

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4188710A (en) * 1978-08-11 1980-02-19 The United States Of America As Represented By The Secretary Of The Navy Ohmic contacts for group III-V n-type semiconductors using epitaxial germanium films
US4261771A (en) * 1979-10-31 1981-04-14 Bell Telephone Laboratories, Incorporated Method of fabricating periodic monolayer semiconductor structures by molecular beam epitaxy
US4398963A (en) * 1980-11-19 1983-08-16 The United States Of America As Represented By The Secretary Of The Navy Method for making non-alloyed heterojunction ohmic contacts
US4716445A (en) * 1986-01-17 1987-12-29 Nec Corporation Heterojunction bipolar transistor having a base region of germanium

Also Published As

Publication number Publication date
EP0334682B1 (en) 1997-09-03
JP2764966B2 (ja) 1998-06-11
DE68928286D1 (de) 1997-10-09
US5047365A (en) 1991-09-10
EP0334682A2 (en) 1989-09-27
DE68928286T2 (de) 1998-01-15
EP0334682A3 (en) 1991-11-27

Similar Documents

Publication Publication Date Title
JP2582519B2 (ja) バイポーラ・トランジスタおよびその製造方法
US4959702A (en) Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate
EP0541971B1 (en) A graded bandgap single-crystal emitter heterojunction bipolar transistor
EP0184016B1 (en) Heterojunction bipolar transistor
US4771326A (en) Composition double heterojunction transistor
JPH02138743A (ja) ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法
JP3792390B2 (ja) 半導体装置及びその製造方法
JPH05182980A (ja) ヘテロ接合バイポーラトランジスタ
JP2533541B2 (ja) ヘテロ接合バイポ−ラトランジスタ
JP2576828B2 (ja) 高利得ｍｉｓトランジスタ
US6908804B2 (en) Bipolar transistor, semiconductor device and method of manufacturing same
JPH07273311A (ja) 帯域対帯域共振トンネリング・トランジスタ
JPH02260628A (ja) 半導体デバイスの製造方法
JPH09246527A (ja) 半導体装置
JPS63200567A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JP2002359249A (ja) 化合物半導体装置及びその製造方法
JP2963704B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2600969B2 (ja) ゲルマニウム・砒化ガリウム接合とヘテロ構造バイポーラ・トランジスタ
JP2679336B2 (ja) ゲルマニウム・砒化ガリウム接合の製造方法
JPS61276261A (ja) 高速バイポ−ラトランジスタの製造方法
JPS63248168A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPH04102312A (ja) 半導体装置
KR0152639B1 (ko) 개선된 전기적 특성을 갖는 이중접합 바이폴라 트랜지스터
JPH0373540A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JPH061782B2 (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees