JPH0213957B2 - - Google Patents

Info

Publication number
JPH0213957B2
JPH0213957B2 JP61005645A JP564586A JPH0213957B2 JP H0213957 B2 JPH0213957 B2 JP H0213957B2 JP 61005645 A JP61005645 A JP 61005645A JP 564586 A JP564586 A JP 564586A JP H0213957 B2 JPH0213957 B2 JP H0213957B2
Authority
JP
Japan
Prior art keywords
copper
substrate
sides
conductive
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61005645A
Other languages
English (en)
Other versions
JPS62163395A (ja
Inventor
Sandai Iwasa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Laboratory Co Ltd
Original Assignee
Asahi Chemical Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Laboratory Co Ltd filed Critical Asahi Chemical Laboratory Co Ltd
Priority to JP61005645A priority Critical patent/JPS62163395A/ja
Priority to US06/947,437 priority patent/US4735676A/en
Priority to KR1019870000192A priority patent/KR900003152B1/ko
Priority to GB8700717A priority patent/GB2186434B/en
Priority to FR878700274A priority patent/FR2593016B1/fr
Priority to NL8700078A priority patent/NL8700078A/nl
Priority to DE19873700910 priority patent/DE3700910A1/de
Publication of JPS62163395A publication Critical patent/JPS62163395A/ja
Publication of JPH0213957B2 publication Critical patent/JPH0213957B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1423—Applying catalyst before etching, e.g. plating catalyst in holes before etching circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、基板に導電回路を形成する方法に係
り、特に新規開発された銅めつき性の良好な銅導
電ペーストを有効に利用し、基板の両面に少なく
とも４層の導電回路を形成することができ、しか
も抵抗ペーストによる超薄型の抵抗回路又は誘電
体ペーストによる超薄型の蓄電回路を可能とし得
る画期的な方法に関する。
従来技術 従来、銅貼積層基板に抵抗回路又は蓄電回を形
成するには、リード線付又はチツプ型の抵抗器又
はコンデンサを銅箔回路に半田付けする方法が採
用されていた。このため完成品としての基板の厚
さが大きくなるばかりでなく、コンデンサの取付
けや半田付け作業に多くの工数がかかり、また抵
抗器やコンデンサ自体のコストもかなり高いた
め、抵抗回路又は蓄電回路を含むプリント配線基
板が高価となる欠点があつた。またこのような従
来例によると、プリント配線基板の実装密度が低
く、軽量化、製造工程の省力化も極めて困難であ
り、半田付け作業が不可欠のため、誤配線や抵抗
器又はコンデンサの挿入ミスが生ずるおそれがあ
つた。
また従来、銅箔を用いたプリント基板において
は、そこに形成される導電回路がある程度以上複
雑となると、該導電回路のある部分と他の部分と
を電気的に接続する必要性が生ずるが、従来技術
ではプリント基板の片面に２層以上の導電回路を
工業的に形成することはできなかつたので、この
場合両面スルホール基板を用いていたが、該両面
スルホール基板を用いた場合でも、両面に合計２
層の導電回路を形成できるのが限度であつた。
なおセラミツクス基板を用いた場合には、従来
から片面に２層以上の導電回路を形成する提案が
なされているが、例えばハイブリツドICの場合
には導電回路及び端子に白金−パラジウム又は銀
−パラジウムの貴金属ペースト類を使用し、抵抗
体の主成分には酸化ルテニウム系のペースト類を
印刷し、高温焼成（700〜1000℃）して回路を形
成する方法が主流である。またアルミナグリーン
シートにタングステン（Ｗペースト）と絶縁ペー
ストを交互に印刷して回路を形成してできたもの
を1600℃前後で焼成して基板の片面に２層以上の
導電回路を形成することも提案されているが、こ
れらの高温焼成を必要とする方法では、各部を構
成する材料が限定され、また設備費も高くつく欠
点があり、電子機器の一般用プリント配線基板に
は使用し難い欠点があつた。
そこで上記した従来方法の欠点を改良するもの
として、例えばポリマ基板等の低温処理を対象と
したプリント基板の片面に２層以上の導電回路を
工業的に形成する技術の確立が望まれるが、その
ためには導電性及び金属めつき性、特に銅めつき
性が良好な安価な銅導電ペーストの開発が必要と
された。しかしながら、この銅導電ペーストによ
ると、ペーストを硬化させるための加熱（150℃
前後）が必要となるが、銅はその特性から銀等の
貴金属とは逆に極めて酸化し易いため、この加熱
によつてペースト中の銅粉末が酸化して電気抵抗
が大きくなると共に半田付性が悪化するという欠
点があり、実用化が困難とされていた。また加熱
硬化された銅導電ペーストに金属めつきを施すに
は、通常その表面をキヤタリスト（触媒）を用い
て活性化し、バインダとしての樹脂層から銅粉の
粒子を露出させ、いわゆるめつきの核を作る工程
が必要とされ、多くの工数がかかる欠点があつ
た。
なお、実公昭55−42460には、片面に２層以上
の導電回路を形成するため、絶縁被膜層に高絶縁
性レジストポリブタジエンを用い、銅被膜で被覆
する下地回路に例えばフエノール樹脂20％、銅粉
63％及び溶剤17％からなる接着剤ペーストを用
い、該接着剤ペーストに無電解めつき法で20μｍ
まで肉付けを行い、銅被膜を被着させる考案が開
示されてはいるが、上記のような理由により、該
考案が工業的に実施された例はないのが現状であ
る。
本願出願人においては、上記のような欠点をす
べて除去し得る銅導電ペーストを開発すべく、多
年にわたり研究を行つて来たが、遂にこれを完成
し、その工業化に成功したものである。それは、
銅粉末と合成樹脂に加えて特殊添加剤として例え
ばアントラセンを微量添加したもので、(株)アサヒ
化学研究所製銅導電ペーストACP−020、ACP−
030及びACP−007Pとして実用化の段階に至らし
めたものである。ACP−020なる銅導電ペースト
は、銅粉末80重量％、合成樹脂20重量％を主成分
とし、導電性の極めて良好なものであるが、半田
付性がやや劣るものである。ACP−030なる銅導
電ペーストは、銅粉末85重量％、合成樹脂15重量
％を主成分とし、導電性はACP−020より若干劣
るが半田付性が良好なものである。またACP−
007Pなる銅導電ペーストは、このACP−030を改
良し、キヤタリストなしで金属めつき、例えば銅
の化学めつきをその硬化塗膜の上に施すことがで
きるようにしたもので、金属めつき性の非常に優
れたものである。
目 的 本発明は、上記した従来技術の欠点を除くと共
に、上記新開発された銅めつき性の良好な銅導電
ペーストを有効に用いるためになされたものであ
つて、その目的とするところは、銅貼積層基板に
形成された銅箔からなる第１層導電回路のうち第
２層導電回路と電気的に接続する必要がある部分
にのみ上記新開発された金属めつき性の良好な銅
導電ペーストを塗布して加熱硬化させ、その上に
銅の化学めつき等の金属めつきを施し、該銅導電
ペーストの導電性を銅箔と同程度に向上させて、
第２層導電回路となし、銅箔を用いたプリント基
板等の基板の片面に電気的に接続された少なくと
も２層の導電回路を形成することであり、またこ
れによつて両面に少なくとも４層の導電回路を形
成し得るようにし、両面スルホール基板における
導電回路の形成工程を飛躍的に簡略化し、また完
成品としてのプリント基板のコストを従来品の約
１／２に低減させることである。また他の目的は、
基板両面の耐めつきレジスト上に所定の電気抵抗
値を有する抵抗ペーストを塗布して加熱硬化さ
せ、該抵抗ペーストとその両側の第１層導電回路
又は第２層導電回路とを電気的に接続するように
導電性の良好な端子用導電ペーストを塗布して加
熱硬化させて基板の両面に抵抗回路を形成し、次
いでスルホール内周面を活性化処理して、ここに
無電解銅めつきを施し、基板両面の第１層導電回
路を電気的に接続し、基板の両面に抵抗回路を含
む少なくとも４層の導電回路を形成することによ
り、従来の抵抗器、その基板への挿入又は接着作
業及び半田付け作業を不要とすることであり、ま
たこれによつて超薄型の抵抗回路を提供すること
である。更に他の目的は、第１層導電回路又は第
２層導電回路の一部に蓄電作用を有する誘電体ペ
ーストを塗布して加熱硬化させ、該誘電体ペース
トと耐めつきレジストにより絶縁された第１層導
電回路又は第２層導電回路とを電気的に接続する
ように導電性の良好な端子用導電ペーストを塗布
して加熱硬化させて基板の両面に蓄電回路を形成
し、次いでスルホール内周面を活性化処理してこ
こに無電解銅めつきを施し、基板両面の第１層導
電回路を電気的に接続し、基板の両面に蓄電回路
を含む少なくとも４層の導電回路を形成すること
により、従来のコンデンサ、その基板への挿入又
は接着作業及び半田付け作業を不要とすることで
あり、またこれによつて超薄型の蓄電回路を形成
することである。また他の目的は、このように基
板の両面に抵抗回路又は蓄電回路を含む少なくと
も４層の導電回路を形成することにより、プリン
ト配線基板の実装密度の向上、軽量化及び製造工
程の省力化を図り、また誤配線や抵抗器やコンデ
ンサの挿入ミスのおそれをなくし、プリント配線
基板の抵抗回路及び蓄電回路の信頼性を向上さ
せ、コストの低減を図ることである。
構 成 要するに本発明（第１発明）は、両面銅貼積層
基板にスルホールの穴あけ加工を施してキヤタリ
スト処理を行い、次いで前記基板を水洗、乾燥
し、該基板の両面の銅箔にエツチング加工を施し
て銅箔による複数の第１層導電回路を該基板の両
面に形成し、該第１層導電回路の部分を残して前
記基板の両面に耐めつきレジストを塗布して加熱
硬化させ、前記基板の両面の前記複数の第１層導
電回路の一部を電気的に互いに接続するように、
多孔質海綿状の微粉末からなる銅粉とバインダと
してのエポキシ樹脂とを混合したものに酸化防止
用の添加剤としてアントラセン、アントラセンカ
ルボン酸、アントラジン及びアントラニル酸より
選ばれたいずれか１種のものを添加してなる銅め
つき性の良好な銅導電ペーストを塗布して加熱硬
化させ、この状態で前記基板にめつき前処理を施
して後、前記銅導電ペーストの表面に化学銅めつ
きを施し、該銅めつき層と該銅導電ペーストとに
より第２層導電回路を前記基板の両面に形成し、
次いで前記スルホール及びその周囲の前記第１層
導電回路の部分を残して耐めつきレジストを塗布
して加熱硬化させ、前記スルホール内周面を対象
とした活性化処理を施して後、該スルホール内周
面に無電解銅めつきを施し、前記基板の両面の前
記第１層導電回路を該銅めつき層で接続し、該基
板の両面に少なくとも４層の導電回路を形成する
ことを特徴とするものである。
また本発明（第２発明）は、両面銅貼積層基板
にスルホールの穴あけ加工を施してキヤタリスト
処理を行い、次いで前記基板を水洗、乾燥し、該
基板の両面の銅箔にエツチング加工を施して銅箔
による複数の第１層導電回路を該基板の両面に形
成し、該第１層導電回路の部分を残して前記基板
の両面に耐めつきレジストを塗布して加熱硬化さ
せ、前記基板の両面の前記複数の第１層導電回路
の一部を互いに電気的に接続するように、多孔質
海綿状の微粉末からなる銅粉とバインダとしての
エポキシ樹脂とを混合したものに酸化防止用の添
加剤としてアントラセン、アントラセンカルボン
酸、アントラジン及びアントラニル酸より選ばれ
たいずれか１種のものを添加してなる銅めつき性
の良好な銅導電ペーストを塗布して加熱硬化さ
せ、この状態で前記基板にめつき前処理を施して
後、前記銅導電ペーストの表面に化学銅めつきを
施し、該銅めつき層と該銅導電ペーストとにより
第２層導電回路を前記基板の両面に形成し、次い
で前記基板両面の耐めつきレジスト上に所定の電
気抵抗値を有する抵抗ペーストを塗布して加熱硬
化させ、該抵抗ペーストとその両側の前記第１層
導電回路又は第２層導電回路とを電気的に接続す
るように導電性の良好な端子用導電ペーストを塗
布して加熱硬化させて前記基板の両面に抵抗回路
を形成し、次いで前記スルホール及びその周囲の
前記第１層導電回路の部分を残して耐めつきレジ
ストを塗布して加熱硬化させ、前記スルホール内
周面を対象とした活性化処理を施して後、該スル
ホール内周面に無電解銅めつきを施し、前記基板
の両面の前記第１層導電回路を該銅めつき層で電
気的に接続し、該基板の両面に前記抵抗回路を含
む少なくとも４層の導電回路を形成することを特
徴とするものである。
また本発明（第３発明）は、両面銅貼積層基板
にスルホールの穴あけ加工を施してキヤタリスト
処理を行い、次いで前記基板を水洗、乾燥し、該
基板の両面の銅箔にエツチング加工を施して銅箔
による複数の第１層導電回路を該基板の両面に形
成し、該第１層導電回路の部分を残して前記基板
の両面に耐めつきレジストを塗布して加熱硬化さ
せ、前記基板の両面の前記複数の第１層導電回路
の一部を互いに電気的に接続するように、多孔質
海綿状の微粉末からなる銅粉とバインダとしての
エポキシ樹脂とを混合したものに酸化防止用の添
加剤としてアントラセン、アントラセンカルボン
酸、アントラジン及びアントラニル酸より選ばれ
たいずれか１種のものを添加してなる銅めつき性
の良好な銅導電ペーストを塗布して加熱硬化さ
せ、この状態で前記基板にめつき前処理を施して
後、前記銅導電ペーストの表面に化学銅めつきを
施し、該銅めつき層と該銅導電ペーストとにより
第２層導電回路を前記基板の両面に形成し、次い
で前記第１層導電回路又は第２層導電回路の一部
に蓄電作用を有する誘電体ペーストを塗布して加
熱硬化させ、該誘電体ペーストと前記耐めつきレ
ジストとにより絶縁された前記第１層導電回路又
は第２層導電回路とを電気的に接続するように導
電性の良好な端子用導電ペーストを塗布して加熱
硬化させて前記基板の両面に蓄電回路を形成し、
次いで前記スルホール及びその周囲の前記第１層
導電回路の部分を残して耐めつきレジストを塗布
して加熱硬化させ、前記スルホール内周面を対象
とした活性化処理を施して後、該スルホール内周
面に無電解銅めつきを施し、前記基板の両面の前
記第１層導電回路を該銅めつき層で電気的に接続
し、該基板の両面に前記蓄電回路を含む少なくと
も４層の導電回路を形成することを特徴とするも
のである。
また本発明（第３発明）は、両面銅貼積層基板
にスルホールの穴あけ加工を施してキヤタリスト
処理を行い、次いで前記基板を水洗、乾燥し、該
基板の両面の銅箔にエツチング加工を施して銅箔
による複数の第１層導電回路を該基板の両面に形
成し、該第１層導電回路の部分を残して前記基板
の両面に耐めつきレジストを塗布して加熱硬化さ
せ、前記基板の両面の前記複数の第１層導電回路
の一部を互いに電気的に接続するように銅めつき
性の良好な銅導電ペーストを塗布して加熱硬化さ
せ、この状態で前記基板にめつき前処理を施して
後、前記銅導電ペーストの表面に化学銅めつきを
施し、該銅めつき層と該銅導電ペーストとにより
第２層導電回路を前記基板の両面に形成し、次い
で前記第１層導電回路又は第２層導電回路の一部
に蓄電作用を有する誘電体ペーストを塗布して加
熱硬化させ、該誘電体ペーストと前記耐めつきレ
ジストにより絶縁された前記第１層導電回路又は
第２層導電回路とを電気的に接続するように導電
性の良好な端子用導電ペーストを塗布して加熱硬
化させて前記基板の両面に蓄電回路を形成し、次
いで前記スルホール及びその周囲の前記第１層導
電回路の部分を残して耐めつきレジストを塗布し
て加熱硬化させ、前記スルホール内周面を対象と
した活性化処理を施して後、該スルホール内周面
に無電解銅めつきを施し、前記基板の両面の前記
第１層導電回路を該銅めつき層で電気的に接続
し、該基板の両面に前記蓄電回路を含む少なくと
も４層の導電回路を形成することを特徴とするも
のである。
以下本発明を図面に示す実施例に基いて説明す
る。まず第１図から第１１図により特定発明の方
法について説明すると、最初に第１図に示すよう
に、ポリマ基板等の基板１の両面に銅箔８を貼り
つけて両面銅貼積層基板３を形成する。次に第２
図に示すように、両面銅貼積層基板３にスルホー
ル４の穴あけ加工を施して、次いで第３図に示す
ように、キヤタリスト処理を行い、両面銅貼積層
基板３の両面及びスルホール４の内周面４ａに黒
点で示すような金属微粒子５を付着させる。この
キヤタリスト処理は、塩化パラジウム（PdCl2）、
塩化錫（SnCl2）の触媒液又はパラジウムのみの
アルカリ性触媒液などで、両面銅貼積層基板３の
面を処理し、上記したようにその表面にパラジウ
ム等の金属微粒子５を付着させ、これを核として
無電解銅めつきにおける銅を析出させる処理であ
る。この場合パラジウムと銅は共に金属であり、
両物質の間に界面を作るためのエネルギーはほと
んど必要がなく、両物質の原子配列の周期が略一
致（共に面心立方格子で、格子定数もパラジウム
と銅で3.8898Å、3.6150Åとかなり近い）してい
るので、コロイド状パラジウムの上に銅が次々と
析出することになり、このような金属微粒子５の
上に銅めつきを施すことができるのである。
なお本明細書においては、上記のようなキヤタ
リスト処理を施してから化学銅めつきを行う方法
を「無電解銅めつき」と称し、銅導電ペーストの
上にキヤタリスト処理なしで化学銅めつきを施す
方法を「化学銅めつき」と称して区別することに
する。
このようにしてキヤタリスト処理が終了した
後、第４図に示すように両面銅貼積層基板３を水
洗して乾燥し、銅箔８の表面についた金属微粒子
５を洗い落とし、スルホール４の内周面４ａに付
着した金属微粒子５だけを残して、第５図に示す
ように第１層導電回路C1を形成しない部分３ａ
を残して耐エツチングレジスト７を両面銅貼積層
基板３の銅箔に塗布してエツチング加工を施し、
銅箔８による複数の第１層導電回路C1を基板１
の両面に形成する。この場合スルホール４の周囲
には必ず第１層導電回路C1が形成されるように
する。
次に、両面銅貼積層基板３の両面のうち第１層
導電回路C1を形成しない部分３ａに第７図に示
すように、耐めつきレジスト６（例えば(株)アサヒ
化学研究所製耐めつきレジストCR−2001）を塗
布し、例えば150℃で30分間加熱して硬化させる。
そして第８図に示すように、両面銅貼積層基板３
の両面の複数の第１層導電回路C1の一部を互い
に電気的に接続するように、銅めつき性の良好な
銅導電ペースト９（例えば(株)アサヒ化学研究所製
銅導電ペーストACP−007P）をスクリーン印刷
により塗布して、温度150℃にて30乃至60分間加
熱して硬化させる。
そしてこの状態で両面銅貼積層基板３にめつき
前処理を施す。このめつき前処理は、例えばカ性
ソーダ（NaOH）の４乃至５重量％の水溶液で
数分間洗浄し、塩酸（HCl）５乃至10重量％の水
溶液で数分間表面処理を行う。この表面処理によ
つて銅導電ペースト９の表面にはそのバインダの
間から銅粉の粒子が多数表面に現われ、銅めつき
を行うための核が容易に形成される。従つて通常
の無電解銅めつきにおけるようなキヤタリスト処
理は不要である。
次に、両面銅貼積層基板３を化学銅めつき浴に
浸して銅導電ペースト９の表面に、第９図に示す
ように化学銅めつきを施し、この結果銅めつき層
１０が形成され、該銅めつき層によつて第２層導
電回路C2が形成され、該第２層導電回路C2は第
１層導電回路C1と電気的に接続される。この化
学銅めつき浴はPH11乃至13、温度65乃至75℃で銅
めつき層１０の厚さは5μｍ以上とする。この場
合のめつき速度は毎時1.5乃至3μｍである。
次いで第１０図に示すように、スルホール４及
びその周囲の第１層導電回路C1の部分を残して
耐めつきレジスト６を塗布して加熱硬化させ、ス
ルホール４の内周面４ａを対象とした活性化処理
を施して後、第１１図に示すように、両面銅貼積
層基板の両面の第１層導電回路C1を銅めつき層
１０で接続し、両面銅貼積層基板３の両面に少な
くとも４層の導電回路C1，C2を形成する。即ち
両面銅貼積層基板３の両面の第１層導電回路C1
はスルホール４の内周面４ａに形成された銅めつ
き層１０により電気的に接続される。
このようにして銅めつき層１０と銅導電ペース
ト９とにより第２層導電回路C2を両面銅貼積層
基板３の両面に形成することができ、該基板の両
面に少なくとも４層の導電回路C1，C2が形成さ
れ、第１１図に示すようなプリント配線基板１２
が完成する。
以上のようにして、本発明（特定発明）によれ
ば、サブトラクテイブ法及びアデイテイブ法を組
み合わせて用いることによつて、両面銅貼積層基
板３の両面に少なくとも４層の導電回路C1，C2
を容易に形成することができるものである。
次に、第１図から第９図及び第１２図から第１
５図により、第２発明の方法について説明する
と、第９図に示すように、両面銅貼積層基板３の
両面に第１層導電回路C1及び第２層導電回路C2
を形成するまでの工程は特定発明と全く同一であ
るので、これについては説明は省略し、第１２図
から第１５図に示す抵抗回路１３の形成工程につ
いて説明する。第１２図において、両面銅貼積層
基板３の両面の耐めつきレジスト６上に所定の電
気抵抗値を有する抵抗ペースト１４を塗布してこ
れを加熱硬化させ、次に第１３図に示すように、
該抵抗ペースト１４とその両側の第１層導電回路
C1とを電気的に接続するように、導電性の良好
な端子用導電ペースト１５（例えば銀ペースト）
を塗布して加熱硬化させて両面銅貼積層基板３の
両面に抵抗回路１３を形成し、該基板の両面に該
抵抗回路１３を含む少なくとも４層の導電回路
C1，C2を形成するものである。
次いで第１４図に示すように、スルホール４及
びその周囲の第１層導電回路C1の部分を残して
耐めつきレジスト６を第１０図と同様に塗布して
加熱硬化させ、スルホール４の内周面４ａを対象
とした活性化処理を施して後、第１５図に示すよ
うに、スルホール４の内周面４ａに無電解銅めつ
きを施し、ここに銅めつき層１０を形成して両面
銅貼積層基板３の両面の第１層導電回路C1を該
銅めつき層１０で接続し、両面銅貼積層基板３の
両面に抵抗回路１３を含む少なくとも４層の導電
回路C1，C2を形成し、第１５図に示すようなプ
リント配線基板２２が完成する。このようにして
第２発明によれば、抵抗回路１３を含む少なくと
も４層の導電回路C1，C2が両面銅貼積層基板３
の両面にサブトラクテイブ法及びアデイテイブ法
の組み合わせによつて形成される。
次に、第１図から第９図及び第１６図から第１
９図により第３発明の方法について説明すると、
第２発明の場合と同様に第１図から第９図までの
第１層導電回路C1及び第２層導電回路C2を形成
する工程は全く同一であるので、これについての
説明は省略し、第１６図から第１９図に示す蓄電
回路１６の形成工程について説明する。まず第１
６図に示すように、第１層導電回路C1又は第２
層導電回路C2の一部（第１６図に示すものは第
１層導電回路C1のみ）に蓄電作用を有する誘電
体ペースト１８を塗布してこれを加熱硬化させ、
第１７図に示すように、該誘電体ペースト１８と
耐めつきレジスト６により絶縁された隣接の第１
層導電回路C1とを電気的に接続するように、導
電性の良好な端子用導電ペースト１９（例えば銀
ペースト）を塗布して加熱硬化させ、両面銅貼積
層基板３の両面に蓄電回路１６を形成し、次いで
第１８図に示すようにスルホール４及びその周囲
の第１層導電回路C1の部分を残して耐めつきレ
ジスト６を塗布して加熱硬化させ、スルホール４
の内周面４ａを対象とした活性化処理を施して
後、第１９図に示すように、スルホール４の内周
面４ａに無電解銅めつきを施し、両面銅貼積層基
板３の両面の第１層導電回路C1を銅めつき層１
０で電気的に接続し、両面銅貼積層基板３の両面
に蓄電回路１６を含む少なくとも４層の導電回路
C1，C2を形成するものである。
なお上記において、端子用導電ペースト１９は
図中耐めつきレジスト６の右側の第１層導電回路
C1にのみ接続したが、これは第２層導電回路C2
にも接続してよいことは明らかである。
以上のように本発明（第２発明）によればサブ
トラクテイブ法及びアデイテイブ法の組合せによ
つて両面銅貼積層基板３の両面に蓄電回路１６を
含む少なくとも４層の導電回路C1，C2を形成す
ることができ、第１９図に示すようなプリント配
線基板３２が完成する。
なお、上記実施例においては、両面銅貼積層基
板３の片面に２層の導電回路C1，C2を形成する
ものとして説明したが、これは２層に限定される
ものではなく、耐めつきレジスト６の上に更に上
記の工程を繰り返すことにより片面に３層以上、
両面に合計６層以上の導電回路を形成できること
は明らかである。
次に、本発明に用いる上記銅導電ペースト、抵
抗ペースト、誘電体ペースト及び耐めつきレジス
トについて詳細に説明する。
まず銅導電ペーストの一例たる(株)アサヒ化学研
究所製ACP−007Pなる銅めつき性の良好な銅導
電ペーストについて説明する。一般に銅は酸化さ
れ易い金属であり、特に粉末においては表面積が
大きいためより酸化し易い。従つて非酸化性貴金
属粉末を用いる貴金属ペーストと異なり、銅粒子
の酸化膜の除去と再酸化防止とができるペースト
組成物の設計が必要となる。銅化学めつきがし易
くて、しかも基材に対する接着性が高い銅導電ペ
ーストを設計するにはその構成成分である銅粉
末、バインダ、酸化防止用の特殊添加剤（例えば
アントラセン、アントラセンカルボン酸、アント
ラジン、アントラニル酸が有効）、分散剤及び溶
剤等の材料選択と適切な分散混練技術とが重要な
ポイントである。
銅粉末はその製法によつて粒子の形状や粒径が
異なり、電解法（電気分解によつて粉末状に銅を
析出させる方法）では樹枝状で純度の高い粉末
が、還元性（酸化物を還元性ガスで還元させて作
る方法）では、海綿状の多孔質な微粒子が提供さ
れる。そして上記した本発明の導電回路を形成す
るためには銅導電ペーストは次のような特性を備
えていなければならない。
(1) スクリーン印刷性がよく、フアインパターン
が形成できること。
(2) 基板との密着性に優れていること。
(3) 化学銅めつきの高温アルカリ浴に耐えるこ
と。
(4) 銅めつきとよく密着すること。
(5) 経時変化による粘度変化が少なく、安定した
印刷性が得られること。
このような要求を満たすため上記銅導電ペース
トは、銅紛末としては、電気分解によつて析出す
る樹枝状粉を多く含み、純度の高い電解銅粉と、
金属酸化物から還元して作つた多孔質海綿状の微
粉末等を使用している。またこれらの銅粉をフレ
ーク状に加工した粉末（粉砕粉）も使用される。
銅粉末のペースト中への含率を高めるために
は、粒径や形状の異なる粒子を、最密充填するよ
うに配合することが必要となる。
次に銅導電ペーストのバインダについて説明す
ると、バインダは、多量の粉末の分散ベヒクルと
して、また基板への強力な接着剤として働く必要
があり、同時に化学銅めつきのアルカリ浴に十分
耐えるものでなければならない。
そこでバインダとしては、銅粉末含率が大き
く、銅箔及びガラスエポキシ基板への密着性及び
めつきの析出性が極めて良好で、更にめつき膜の
密着性が極めて良好なエポキシ樹脂を配合したも
のを用いる。
次に上記(株)アサヒ化学研究所製銅導電ペースト
ACP−007Pに析出した銅めつきの特性について
その一例を説明すると、色調、形状は赤褐色かつ
ペースト状であり、粘度は25℃において300乃至
500psであり、銅箔上及び樹脂基板上の接着性は
何れもテープテストに合格するものであり、銅め
つき後めつきと銅導電ペーストとの接着性はテー
プテスト合格であり、半田付性は拡がり率が96％
以上で、引張り強度（３×３mm2）は3.0Kg以上で
ある。
なお、上記銅導電ペーストの構成成分及び導電
特性等についての詳細は本願出願人の出願である
特願昭55−6609（特開昭56−103260）及び特願昭
60−216041に詳細に説明されているのでその説明
は省略する。
次に本発明に用いる抵抗ペーストについて説明
すると、抵抗ペーストの材料組成には導電材料と
して高純度精製カーボン、グラフアイト等の微粉
末が用いられ、結合剤としてエポキシ、フエノー
ル、メラミン、アクリル等の熱硬化性樹脂が使用
される。更に抵抗ペーストの粘度調整用として揮
発性の遅い高沸点溶剤を使用する。
抵抗ペーストの製造に際しては夫々の成分に対
して数多くの特性が要求される。例えば機能性粉
体の特性としては、粒子が細かく均一なこと、純
度が高く高品質なこと、抵抗値のバラツキが少な
いこと及び粉体の配合樹脂とのなじみがよいこと
である。
次にポリマとしての特性は、粉体との相溶性が
よいこと、常温放置しても膜張りを起こさないこ
と、常温放置しても抵抗値が変動しないこと、常
温で硬化せず加熱により速かに硬化すること、硬
化膜は温度、湿度により体積変化を起こしにくい
こと、若干のフレキシビリテーを有し、基材との
密着性に優れていること、耐熱性、耐湿性に優れ
ていること及びアンダコート、オーバコート剤と
の層間密着性に優れていることである。
次に溶剤特性としては、連続印刷に対しての安
定性に優れていること（版の目詰りや乳剤膜を侵
さないこと）、常温での蒸発速度が遅く水分を吸
着しないこと、常温±10℃前後で粘度が急激に変
化しないこと及び常温又は加熱時での蒸気は刺激
臭や毒性がないことである。
このような諸条件を満たす抵抗ペーストとし
て、例えば(株)アサヒ化学研究所製抵抗ペースト
TU−1Kは、半田付け後の抵抗変化率については
半田付け温度240℃と260℃の２点で0.5％程度の
非常にわずかな変化率であり、実用に際しても信
頼性に優れたものである。またこのTU−1Kなる
抵抗ペーストは、示差熱分析曲線についても、半
田付け温度までに急激な吸熱、発熱反応を示さな
いので、そのための抵抗体の体積変化が極めて小
さいものと推定される。
次に、誘電体ペーストについて説明すると、本
発明で用いる誘電体ペーストは、チツプコンデン
サの規格のうち、種類１及び種類２に対応し得る
ものとして開発されたもので、その静電容量は
100乃至1000pFである。その製法は、チタン酸バ
リウム（BaTiO3）を焼いてフレーク状又は板状
にして、これを粉砕して粒径２乃至10μｍの粉体
として、これをバインダに50重量％以上で混合
し、有機剤を混合して３本ロールで練合分散させ
てペースト状とする。バインダとしては、フエノ
ール、エポキシ、メラミン等の樹脂を用い、溶剤
としては、ブチルカルビトールを主成分とし、そ
の他カルビトール又はブチルセルソール等を用い
る。
次に、耐めつきレジストについて説明すると、
本発明では(株)アサヒ化学研究所製CR−2001なる
耐めつきレジストを用いるが、この耐めつきレジ
ストは、多層配線基板回路を形成しようとすると
き、第１層導電回路に第２層導電回路を接続して
は不都合な場合、第１層導電回路の上に耐めつき
レジストを印刷法により被覆するが、絶縁性が良
好であると同時に、特に耐アルカリ性に優れた性
質が要求される。化学銅めつき浴と同じPH12のア
ルカリ浴中、70℃にて４時間以上の酸性を持つ耐
めつきレジストとして開発されたのがこのCR−
2001なる耐めつきレジストである。
これは銅導電ペーストACP−007Pと同様な、
エポキシ樹脂を主成分とするペーストで、180メ
ツシユのポリエステルスクリーンを用いて印刷
し、150℃にて30分間加熱して硬化させる。耐薬
品性、耐電圧性から15乃至30μｍ程度の厚膜が好
ましい。その主な特長は以下のようである。即
ち、基材に対する密着力が強く、また銅箔に対す
る接着性に優れており、耐アルカリ性（PH12）に
長時間浸しても硬化膜が劣化せず、ハードナは毒
性の弱いアルカリ性であるので使用上安全であ
る。またこの耐めつきレジストの使用方法は、塗
布方法についはスクリーン印刷により、混合比率
を主剤100ｇに対して硬化剤が10ｇである。また
硬化条件は、温度範囲が150乃至200℃、設定時間
が30乃至15分である。
また主な特性としては色調、形状は緑色かつイ
ンク状であり、密着性（クロスカツト）は100／
100（銅箔面）、表面硬度（エンピツ使用）は8H以
上、耐溶剤性（トリクロルエチレン中）は15秒以
上、半田耐熱性（260℃）は５サイクル以上、表
面絶縁抵抗値５×1013Ω以上、体積抵抗値は１×
1014Ω-cm、耐電圧（15μｍ）は3.5kV以上、誘電
正接（1MHz）は0.03以下である。
効 果 本発明は、上記のように構成されるものである
から、両面銅貼積層基板に形成された銅箔からな
る第１層導電回路のうち第２層導電回路と電気的
に接続する必要がある部分にのみ上記新開発され
た銅めつき性の良好な銅導電ペーストを塗布して
加熱硬化させ、その上に銅の化学めつきを施し、
該銅導電ペーストの導電性を銅箔と同程度に向上
させて、第２層導電回路となし、銅箔を用いたプ
リント基板等の基板の片面に電気的に接続された
少なくとも２層の導電回路を形成することがで
き、この結果両面に少なくとも４層の導電回路を
形成することができるので、両面スルホール基板
における導電回路の形成工程を飛躍的に簡略化す
ることができ、また完成品としてのプリント配線
基板のコストを従来品の約２分の１に低減させる
ことができる効果がある。
また基板両面の耐めつきレジスト上に所定の電
気抵抗値を有する抵抗ペーストを塗布して加熱硬
化させ、該抵抗ペーストとその両面の第１層導電
回路又は第２層導電回路とを電気的に接続するよ
うに導電性の良好な端子用導電ペーストを塗布し
て加熱硬化させて基板の両面に抵抗回路を形成
し、次いでスルホール内周面を活性化処理してこ
こに無電解銅めつきを施し、基板両面の第１層導
電回路を電気的に接続し、基板の両面に抵抗回路
を含む少なくとも４層の導電回路を形成すること
ができるので、従来の抵抗器、その基板への挿入
又は接着作業及び半田付作業を不要とすることが
できる効果があり、またこの結果超薄型の抵抗回
路を提供することができる効果が得られる。
更には第１層導電回路又は第２層導電回路の一
部に蓄電作用を有する誘電体ペーストを塗布して
加熱硬化させ、該誘電体ペーストと耐めつきレジ
ストにより絶縁された第１層導電回路又は第２層
導電回路とを電気的に接続するように導電性の良
好な端子用導電ペーストを塗布して加熱硬化させ
て基板の両面に蓄電回路を形成し、次いでスルホ
ール内周面を活性化処理してここに無電解銅めつ
きを施し、基板両面の第１層導電回路を電気的に
接続し、基板の両面に蓄電回路を含む少なくとも
４層の導電回路を形成することができるので、従
来のコンデンサ、その基板への挿入又は接着作業
及び半田付作業を不要とすることができる効果が
あり、またこの結果超薄型の蓄電回路を形成する
ことができるという効果が得られる。またこのよ
うに基板の両面に抵抗回路又は蓄電回路を含む少
なくとも４層の導電回路を形成することにより、
プリント配線基板の実装密度の向上、軽量化及び
製造工程の省力化を図ることができ、また誤配線
や抵抗器やコンデンサの挿入ミスのおそれをなく
し、プリント配線基板の抵抗回路及び蓄電回路の
信頼性を大幅に向上させ、コストの低減を達成す
ることができる効果が得られる。
実施例 １ 紙フエノール基板にACP−007Pなる銅導電ペ
ーストを直接印刷して150℃にて所定時間加熱し
て硬化させた後、アルカリ、酸処理を行い、その
表面に化学銅めつきを施した場合において、化学
銅めつきの厚さが6μｍとなり、これに測定用端
子にリード線（錫めつき線0.5mmφ）を半田付け
した（３秒以内）。この場合、銅導電ペーストの
硬化時間が30分では半田引張り強度（Kg／３×３
mm2）は5.1Kgであり、また硬化時間が60分では5.9
Kgであつた。
次に同様な条件で基板にガラスエポキシ基板を
用いた場合には、硬化時間が30分では引張り強度
は5.9Kg、硬化時間が60分では6.2Kgであつた。
実施例 ２ フエノール基板にCR−2001なる耐めつきレジ
ストを印刷し、150℃にて30分間加熱して硬化さ
せ、次にACP−007Pなる銅導電ペーストを印刷
し、150℃にて所定時間加熱して硬化させた後、
アルカリ、酸処理を行い、化学銅めつきを行つ
た。化学銅めつきの厚さは6μｍであり、測定用
端子にリード線（錫めつき線0.5mmφ）を半田付
けした（３秒以内）。この場合の半田引張り強度
（Kg／３×３mm2）は銅導電ペーストの硬化時間が
30分では5.9Kg、硬化時間が60分では6.1Kgであつ
た。
同様な条件において、ガラスエポキシ基板を用
いた場合には、硬化時間が30分の場合に半田引張
り強度は6.1Kg、硬化時間が60分の場合には6.9Kg
であつた。
【図面の簡単な説明】
第１図から第１１図は特定発明の実施例（第１
図から第９図は第２発明及び第３発明に共通の実
施例）に係り、第１図は両面銅貼積層基板の縦断
面図、第２図は第１図に示すものにスルホールの
穴あけ加工を施した状態を示す縦断面図、第３図
は第２図に示すものにキヤタリスト処理が施され
た状態を示す縦断面図、第４図は第３図に示すも
のを水洗、乾燥した状態を示す縦断面図、第５図
は第４図に示すものに耐エツチングレジストが塗
布された状態を示す縦断面図、第６図は第５図に
示すものにエツチング加工を施して第１層導電回
路が形成された状態を示す縦断面図、第７図は第
６図に示すものに耐めつきレジストが塗布された
状態を示す縦断面図、第８図は第７図に示すもの
に銅導電ペーストが塗布された状態を示す縦断面
図、第９図は第８図に示すものに化学銅めつきが
施された状態を示す縦断面図、第１０図は第９図
に示すものに耐めつきレジストが塗布された状態
を示す縦断面図、第１１図はスルホールの内周面
に無電解銅めつきが施されて完成した状態を示す
プリント配線基板の縦断面図、第１２図から第１
５図は第２発明の実施例に係り、第１２図は第９
図に示すものに抵抗ペーストが塗布された状態を
示す縦断面図、第１３図は第１２図に示すものに
端子用導電ペーストが塗布された状態を示す縦断
面図、第１４図は第１３図に示すものに耐めつき
レジストが塗布された状態を示す縦断面図、第１
５図はスルホールの内周面に無電解銅めつきが施
されて完成したプリント配線基板の縦断面図、第
１６図から第１９図は第３発明の実施例に係り、
第１６図は第１９図に示すものに誘電体ペースト
が塗布された状態を示す縦断面図、第１７図は第
１６図に示すものに端子用導電ペーストが塗布さ
れた状態を示す縦断面図、第１８図は第１７図に
示すものに耐めつきレジストが塗布された状態を
示す縦断面図、第１９図はスルホールの内周面に
無電解銅めつきが施されて完成したプリント配線
基板の縦断面図である。 １は基板、３は両面銅貼積層基板、３ａは第１
層導電回路を形成しない部分、４はスルホール、
４ａは内周面、６は耐めつきレジスト、８は銅
箔、９は銅導電ペースト、１０は銅めつき層、１
３は抵抗回路、１４は抵抗ペースト、１５は端子
用導電ペースト、１６は蓄電回路、１８は誘電体
ペースト、１９は端子用導電ペースト、C1は第
１層導電回路、C2第２層導電回路である。

Claims (1)

  1. 【特許請求の範囲】 １ 両面銅貼積層基板にスルホールの穴あけ加工
    を施してキヤタリスト処理を行い、次いで前記基
    板を水洗、乾燥し、該基板の両面の銅箔にエツチ
    ング加工を施して銅箔による複数の第１層導電回
    路を該基板の両面に形成し、該第１層導電回路の
    部分を残して前記基板の両面に耐めつきレジスト
    を塗布して加熱硬化させ、前記基板の両面の前記
    複数の第１層導電回路の一部を電気的に互いに接
    続するように、多孔質海綿状の微粉末からなる銅
    粉とバインダとしてのエポキシ樹脂とを混合した
    ものに酸化防止用の添加剤としてアントラセン、
    アントラセンカルボン酸、アントラジン及びアン
    トラニル酸より選ばれたいずれか１種のものを添
    加してなる銅めつき性の良好な銅導電ペーストを
    塗布して加熱硬化させ、この状態で前記基板にめ
    つき前処理を施して後、前記銅導電ペーストの表
    面に化学銅めつきを施し、該銅めつき層と該銅導
    電ペーストとにより第２層導電回路を前記基板の
    両面に形成し、次いで前記スルホール及びその周
    囲の前記第１層導電回路の部分を残して耐めつき
    レジストを塗布して加熱硬化させ、前記スルホー
    ル内周面を対象とした活性化処理を施して後、該
    スルホール内周面に無電解銅めつきを施し、前記
    基板の両面の前記第１層導電回路を該銅めつき層
    で接続し、該基板の両面に少なくとも４層の導電
    回路を形成することを特徴とする基板に導電回路
    を形成する方法。 ２ 両面銅貼積層基板にスルホールの穴あけ加工
    を施してキヤタリスト処理を行い、次いで前記基
    板を水洗、乾燥し、該基板の両面の銅箔にエツチ
    ング加工を施して銅箔による複数の第１層導電回
    路を該基板の両面に形成し、該第１層導電回路の
    部分を残して前記基板の両面に耐めつきレジスト
    を塗布して加熱硬化させ、前記基板の両面の前記
    複数の第１層導電回路の一部を互いに電気的に接
    続するように、多孔質海綿状の微粉末からなる銅
    粉とバインダとしてのエポキシ樹脂とを混合した
    ものに酸化防止用の添加剤としてアントラセン、
    アントラセンカルボン酸、アントラジン及びアン
    トラニル酸より選ばれたいずれか１種のものを添
    加してなる銅めつき性の良好な銅導電ペーストを
    塗布して加熱硬化させ、この状態で前記基板にめ
    つき前処理を施して後、前記銅導電ペーストの表
    面に化学銅めつきを施し、該銅めつき層と該銅導
    電ペーストとにより第２層導電回路を前記基板の
    両面に形成し、次いで前記基板両面の耐めつきレ
    ジスト上に所定の電気抵抗値を有する抵抗ペース
    トを塗布して加熱硬化させ、該抵抗ペーストとそ
    の両側の前記第１層導電回路又は第２層導電回路
    とを電気的に接続するように導電性の良好な端子
    用導電ペーストを塗布して加熱硬化させて前記基
    板の両面に抵抗回路を形成し、次いで前記スルホ
    ール及びその周囲の前記第１層導電回路の部分を
    残して耐めつきレジストを塗布して加熱硬化さ
    せ、前記スルホール内周面を対象とした活性化処
    理を施して後、該スルホール内周面に無電解銅め
    つきを施し、前記基板の両面の前記第１層導電回
    路を該銅めつき層で電気的に接続し、該基板の両
    面に前記抵抗回路を含む少なくとも４層の導電回
    路を形成することを特徴とする基板に導電回路を
    形成する方法。 ３ 両面銅貼積層基板にスルホールの穴あけ加工
    を施してキヤタリスト処理を行い、次いで前記基
    板を水洗、乾燥し、該基板の両面の銅箔にエツチ
    ング加工を施して銅箔による複数の第１層導電回
    路を該基板の両面に形成し、該第１層導電回路の
    部分を残して前記基板の両面に耐めつきレジスト
    を塗布して加熱硬化させ、前記基板の両面の前記
    複数の第１層導電回路の一部を互いに電気的に接
    続するように、多孔質海綿状の微粉末からなる銅
    粉とバインダとしてのエポキシ樹脂とを混合した
    ものに酸化防止用の添加剤としてアントラセン、
    アントラセンカルボン酸、アントラジン及びアン
    トラニル酸より選ばれたいずれか１種のものを添
    加してなる銅めつき性の良好な銅導電ペーストを
    塗布して加熱硬化させ、この状態で前記基板にめ
    つき前処理を施して後、前記銅導電ペーストの表
    面に化学銅めつきを施し、該銅めつき層と該銅導
    電ペーストとにより第２層導電回路を前記基板の
    両面に形成し、次いで前記第１層導電回路又は第
    ２層導電回路の一部に蓄電作用を有する誘電体ペ
    ーストを塗布して加熱硬化させ、該誘電体ペース
    トと前記耐めつきレジストとにより絶縁された前
    記第１層導電回路又は第２層導電回路とを電気的
    に接続するように導電性の良好な端子用導電ペー
    ストを塗布して加熱硬化させて前記基板の両面に
    蓄電回路を形成し、次いで前記スルホール及びそ
    の周囲の前記第１層導電回路の部分を残して耐め
    つきレジストを塗布して加熱硬化させ、前記スル
    ホール内周面を対象とした活性化処理を施して
    後、該スルホール内周面に無電解銅めつきを施
    し、前記基板の両面の前記第１層導電回路を該銅
    めつき層で電気的に接続し、該基板の両面に前記
    蓄電回路を含む少なくとも４層の導電回路を形成
    することを特徴とする基板に導電回路を形成する
    方法。
JP61005645A 1986-01-14 1986-01-14 基板に導電回路を形成する方法 Granted JPS62163395A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP61005645A JPS62163395A (ja) 1986-01-14 1986-01-14 基板に導電回路を形成する方法
US06/947,437 US4735676A (en) 1986-01-14 1986-12-29 Method for forming electric circuits on a base board
KR1019870000192A KR900003152B1 (ko) 1986-01-14 1987-01-13 기판상의 전기회로 형성방법
GB8700717A GB2186434B (en) 1986-01-14 1987-01-13 A method for forming electric circuits on a base board
FR878700274A FR2593016B1 (fr) 1986-01-14 1987-01-13 Procede pour former des circuits electriques sur une plaquette de base
NL8700078A NL8700078A (nl) 1986-01-14 1987-01-14 Werkwijze voor het aanbrengen van elektrische schakelingen op een basisplaat.
DE19873700910 DE3700910A1 (de) 1986-01-14 1987-01-14 Verfahren zum aufbau elektrischer schaltungen auf einer grundplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61005645A JPS62163395A (ja) 1986-01-14 1986-01-14 基板に導電回路を形成する方法

Publications (2)

Publication Number Publication Date
JPS62163395A JPS62163395A (ja) 1987-07-20
JPH0213957B2 true JPH0213957B2 (ja) 1990-04-05

Family

ID=11616866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61005645A Granted JPS62163395A (ja) 1986-01-14 1986-01-14 基板に導電回路を形成する方法

Country Status (2)

Country Link
JP (1) JPS62163395A (ja)
GB (1) GB2186434B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10259918B4 (de) 2002-12-20 2005-06-23 Rheinmetall Landsysteme Gmbh Minenschutzeinrichtung, insbesondere für Radfahrzeuge

Also Published As

Publication number Publication date
GB8700717D0 (en) 1987-02-18
JPS62163395A (ja) 1987-07-20
GB2186434B (en) 1990-02-14
GB2186434A (en) 1987-08-12

Similar Documents

Publication Publication Date Title
KR900003152B1 (ko) 기판상의 전기회로 형성방법
JP2009117340A (ja) 導電性ペースト及びこれを用いた印刷回路基板
JPS5852900A (ja) セラミツク多層配線板の製造方法
US4130854A (en) Borate treated nickel pigment for metallizing ceramics
KR900003158B1 (ko) 기판상의 전기회로 형성방법
JPS6317357B2 (ja)
JPH0237117B2 (ja) Kibannidodenkairookeiseisuruhoho
JPH0213957B2 (ja)
JPH0266101A (ja) 導電性粒子およびその製造方法
JPS5874030A (ja) 電子部品、導電皮膜組成物及び製造方法
JP3273015B2 (ja) 導電性ペーストの製造方法
JP4354047B2 (ja) ビア充填用導電ペースト組成物
JPH0350405B2 (ja)
JPH08167768A (ja) 回路パターンの形成方法及びそのペースト
JPS62163387A (ja) 基板に蓄電回路を形成する方法
JPH0237083B2 (ja)
JPS6387797A (ja) 基板に導電回路を形成する方法
JP2000182435A (ja) 導電性ペースト及びセラミック電子部品
JPS6387795A (ja) 基板に導電回路を形成する方法
JPH1098244A (ja) 厚膜回路基板及びその製造方法
JPH0410754B2 (ja)
JPH03215916A (ja) 電極の形成方法およびそれを用いた電子部品
JPH03214716A (ja) 電極の形成方法およびそれを用いた電子部品
JPS5892293A (ja) 回路板およびその製造方法
JPH0584679B2 (ja)