JPH02140005A - モノリシック集積広帯域電力増幅器 - Google Patents

モノリシック集積広帯域電力増幅器

Info

Publication number
JPH02140005A
JPH02140005A JP63294493A JP29449388A JPH02140005A JP H02140005 A JPH02140005 A JP H02140005A JP 63294493 A JP63294493 A JP 63294493A JP 29449388 A JP29449388 A JP 29449388A JP H02140005 A JPH02140005 A JP H02140005A
Authority
JP
Japan
Prior art keywords
base
transistor
region
emitter
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63294493A
Other languages
English (en)
Inventor
Bernd Novotny
ベルント・ノボトニ
Harald Schilling
ハラルト・シリンク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of JPH02140005A publication Critical patent/JPH02140005A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/615Combinations of vertical BJTs and one or more of resistors or capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3083Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
    • H03F3/3086Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
    • H03F3/3088Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分計〕 この発明はバイポーラNPN )ランノスタから成るプ
ッシュプル出力段と、その入力に出力電圧が与えられる
入力端部における差ステージと、プッシュプル出力段と
から成り、このプッシュプル出力段は、コレクタ・エミ
ッタノ4スが同じ方向に直列に接続され、その接合点が
出力電圧の出力ノードである第1のトランジスタ及び第
2のトランジスタを備え、第1のトランジスタのコレク
タが供給電圧源の一方の端子に接続され、第2のトラン
ジスタのエミッタが供給電圧源の他方の端子に接続され
ている出力段と、エミッタが供給電圧源の他方の端子と
結合され、ベースが差ステーゾの出力から与えられる共
通のベースリードによって第2のトランジスタのベース
に接続され、コレクタが第1のトランジスタのベースに
直接に接続されると共に第1の抵抗を通して供給電圧源
の一方の端子に接続されている第3のトランジスタを備
えた駆動段と、出力段のための抵抗を備え念動作点設定
部とを備えているモノリシック集積広帯域電力増幅器に
関する。この増幅器にはブツシュツル出力段が備えられ
、この段はバイポーラNPN )ランゾスタと、入力に
差信号として入力電圧が与えられる入力端部における差
ステージから構成される。
〔従来技術〕
プッシュプル出力段には、出力段と、出力段を駆動する
ための駆動段と、及び出力段の直列接続の2個のトラン
ジスタの動作点設定部とが備えられて(八る。これらの
トランジスタは第1及び第2のトランジスタであり、そ
のコレクタ・エミッタパスは同じ方向に直列に接続され
、その接合点からは出力電圧が得られる。第1のトラン
ジスタのコレクタは供給電圧源の一方の端子に接続され
、関連スる第2のトランジスタのエミッタは供給電圧源
の他方の端子に結合されている。
駆動段には第3のトランジスタが備えられ、このトラン
ジスタのエミッタは供給電圧源の他方の端子に結合され
、ベースは共通のベースリードによって第2のトランジ
スタのベースに導電的に接続されている。第3のトラン
ジスタのコレクタは第1の抵抗を通して供給電圧源の前
記一方の端子に接続され、またプッシュプル出力段の第
1のトランジスタのベースに直接接続されている。
駆動段は差ステージからの出力信号によって制御され、
この信号は第2及び第3の共通のベースリーPに伝送さ
れる。第1のトランジスタのベースを駆動するには、コ
レクタ信号である差ステージからの出力信号の位相が駆
動トランジスタによって反転される。
動作点設定部には抵抗があシ、この抵抗によって2つの
出力段トランジスタを通る静止状態入力電流及び静止状
態入力電圧がセットされる。
前記冒頭に記載したようなモノリシック集積広帯域電力
増@器は“RCA線形集積回路”(テクニカルシリーズ
・IC−41,1967年、第263頁ないし第266
頁)という題目のRCAマニュアルに記載されている。
特に第264頁の第236図にはこのようなモノリシッ
ク集積広帯域電力増幅器、すなわちプッシュプル電力出
力段を備えた演算増幅器が示されている。
〔発明の解決すべき課題〕
このよう表構成の演算増幅回路は開ループ利得が高いと
いう欠点がある。望ましいループ利得は演算増幅器の出
力から入力への外部のネガティブフィードバックを設け
ることによって達成される。
さらに駆動トランジスタにおける負荷抵抗は、2つの出
力段トランジスタを通る分路電流を変化させるだけでな
く、出力段の利得をも変化させる。
本発明の目的は、全体の利得と出力段の動作点が相互に
独立してま九内部の回路手段によるネガティブフィード
バックがなくとも設定可能であるような回路構成を提供
することである。さらに高い周波数及び容量性負荷にお
いても信号の歪みが最小に押さえられるような増幅器を
提供することも本発明の付随的な目的である。
〔課題解決のための手段〕
この発明の広帯域電力増幅器は動作点設定部は供給電圧
源の一方の端子と第4のトランジスタのコレクタが接続
する中間ノードの間に挿入された設定抵抗を備え、第4
のトランジスタのベースは共通のベースリードに接続さ
れ、負荷減少トランジスタはエミッタが共通のベースリ
ードに接続され、そのコレクタは供給電圧源の前記一方
の端子にカップリングされており、差ステージは値が入
力電圧と比例し、中間ノーPに供給される差電流を出力
し、 第2.第3.第4のトランジスタのエミッタはそれぞれ
のエミッタの面積に逆比例する値の第2の抵抗、第3の
抵抗及び第4の抵抗を通してそれぞれ供給電圧源の他方
の端子に接続され、負荷電流が共通のベースリードから
引き出されることを特徴とする。
本発明に従りた広帯域電力増幅器は、容量性の負荷ライ
ンで送信されるクロック信号あるいはデータ信号のデジ
タルシステムにおけるライン駆動装置として用いること
が望ましい。これらのラインはモノリシック集積回路の
範囲内かあるいはそれらの間のクロックラインあるいは
データラインとなることができる。
デジタルテレビジ3ンシステムー不では現在40Iff
iz iでのクロック周波数が用いられており、この上
限は継続的に上昇している。クロック信号あるいはデー
タ信号がこのようなりロック周波数において歪められて
データ伝送中にエラーが生じないようにするために、広
帯域増幅器のカットオフ周波数は非常に高くなければな
らない。ループ利得は0.5乃至20の範囲にあり、こ
れは出力信号の0. I Vないし3V(ピークからピ
ーク)に等しい。
本発明による広帯域電力増幅器の利点の1つは、設定動
作点及び利得がそれぞれの半導体結晶の温度とほぼ無関
係であることである。
〔実施例〕
以下添付図面を参照にして詳利に説明する。
@1図には本発明に従っ九広帯域電力増幅器の回路構成
が示されている。第1の電源ラインfZは供給電圧源の
1つの端子+Uに接続し、第2の電源ラインf2(接地
されていても良い)は別の端子−Uに接続されている。
出力端子はノードknによりて形成され、ここから出力
電圧V−が得られる。静止状態の電圧は、例えば2つの
端子+u、−uの間の電圧の平均である。
広帯域電力増幅器の入力部は第1及び第2の入力端子k
J、に2によって形成され、これら端子の間には動作時
に入力電圧υ1が与えられる。入力電圧ν1は差電圧で
あり、これは例えばエミッタ結合論理(ECL)段から
きており、例えば±0.4Vでスイングし、2つの入力
端子k1.に2のいずれかの極性は供給電圧源の端子+
Uの極性に等しい。第1及び第2の入力端子k1.に2
はま之差ステージdの入力であり、この差ステー・ゾd
は極性及び大きさが入力電圧υlに直接依存して−る差
電流idを出力する。
差電流idは中間ノードzkに与えられ、これはプッシ
ュプル出力段gtの入力として動作する。
出力段gtは静止状態の出力電圧tooを設定するため
の抵抗?’?−を備えた動作点設定部m、駆動段Lr、
及びコレクタ/エミッタノ9スが同じ方向に直列接続さ
れている第1及び第2のトランジスタt7.t、?を備
えた出力段pt?具備している。第1のトランジスタt
1のエミッタと第2のトランジスタt2のコレクタは出
力ノードknに結合している。
第1のトランジスタt1はエミッタフォロアであり、そ
のコレクタは第1の電源ラインf1に直接接続され、そ
のベースは第1の抵抗r1を通して第1の電源ラインf
1に結合している。抵抗r1は駆動トランジスタt3の
負荷抵抗であり、このトランジスタt2のベースは共通
のベースリードbによって第2のトランジスタt2のベ
ースに結合されている。
第2のトランジスタt2と第3のトランジスタt3のエ
ミッタは、それぞれ第2の抵抗r2と第3の抵抗r3を
通して第2の電源ラインf2I/C結合している次め、
これら2つの抵抗はネガティブフィードバック抵抗とし
て動作する。共通のベースリードbにはまた第4のトラ
ンジスタt4のベースが結合し、これは動作点設定部m
の一部分を形成する。フィーPパックは又第4のトラン
ジスタt4のエミッタが第4の抵抗r4を通して第2の
電源ラインf2に結合している次めに、第4のトランジ
スタt4のエミッタから与えられる。第4のトランジス
タのコレクタは中間ノードzkK結合し、このノードZ
kは設定抵抗rrを通して第1の電源ラインz1に、ま
たエミッタが共通のベースリードbに結合されコレクタ
が第1の電源ラインf1に結合している負荷減少トラン
ジスタteのベースに結合している。
3つのネガティブフィードバックエミッタ抵抗r2,1
−3.74の各々の値は関連するトランジスタt2.t
、?、t4のエミッタ面積に反比例する。
これら6個の回路要素及び負荷減少トランジスタtsK
よって三重定電流シンクc8が形成される。このシンク
asの入力は中間ノードzkであル、ノードzkKVi
差電流4dおよび設定抵抗yrを通る設定電流irが与
えられる。エミッタ面積の望ましい割合に従って、@2
のトランジスタt2のエミッタ電流イ2は第3のトラン
ジスタt3のエミッタ電流i3より大きく、エミッタ電
流i3は第4のトランジスタt4のエミッタ電流i4よ
シも大きい。例えばエミツタ面積比が20:10:1の
場合エミッタ電流i2.イ3.i4の比も又20:10
:1である。
差電流idがOならば、第1の抵抗r1にかかる電圧下
降は設定電流irのみによって決まるため、出力ノード
knの静止状態における電圧もま急回様である。第1及
び第2のトランジスタの共通の静止状態電流は第2のト
ランジスタのエミッタ電流i2によって決まる。従って
静止状態出力電圧は設定抵抗rrの値を変えることKよ
って変えることができ、これは例えばコンタクトマスク
の変形によシ抵抗コンタクトをシフトさせることによっ
てできる。静止状態出力電圧は例えば供給電圧の半分に
設定することができる。この場合温度とは完全に無関係
である。
静止状態電圧の温度補償は、設定電流trを形成する設
定抵抗rrの両端の電圧が、負荷減少トランジスタte
と第4のトランジスタt4の2つのベース・エミッタ電
圧より小さい供給電圧、に等しく々ることがら生じる。
設定電流irに厳密に比例する駆動電流i3によって静
止状態出力電圧が決まヤ、第1の抵抗r1における電圧
下降が設定抵抗rτにおける電圧下降の九つ九半分にな
る。
第1のトランジスタt1のベース・エミッタ電圧は第1
の抵抗1にかかる電圧下降に加算される。
従って動作点設定部Kかかる全体の電圧下降には(デr
にかかる)定められた抵抗性電圧下降及び2つのダイオ
ード・母スの順方向電圧が含まれ、供給電圧源の半分に
等しい出力での静止状態電圧には(rτにかかる)抵抗
性電圧下降及び1つのダイオードノスの順方向電圧が含
まれる。その結果供給電圧に対する静止状態電圧の割合
は温度と無関係となシ、供給電圧からも独立している。
静止状態電圧について供給電圧の半分とは異なる値が選
択されるならば、補償は理想的ではないが、それでも良
好である。
3個のネガティブフィードバックエミッタ抵抗’r2 
、 r3 、τ4にかかる電圧下降は、例えばたっ几5
0mVである之め温度の依存を考慮するときには無視で
きるものである。しかし3個のトランジスタt2.tj
、t4は基本的に特にベース及びエミッタ面積のレイア
ウトを正確にすることによって平衡されるため、この値
は三重定電流シンクcIIを平衡させるのに十分である
差ステー・ゾdは差電流itIを入力電圧vlから導出
するサブ回路である。差電流ir1は中間ノードzkに
おいて設定電流irに重畳されるため。
信号成分を表わしている。第1の入力端子klは第1の
電圧電流コンバータw1に接続され、その出力が電流ミ
ラーemの入力を与える。第2の入力端子に2は電圧電
流コンバータw2の入力に接続され、コンバータw2の
出力は差電流idを出力するブランチ点vkを通って電
流ミラーamの出力に接続されている。
第1の電圧電流コンバータw1の入力端部には第5のト
ランジスタt5の形態で第1のインピーダンスコンバー
タが備えられ、トランジスタt5はエミッタフォロアと
して接続されている。第5のトラン・ゾスタt5のエミ
ツタ面積比5の抵抗r5を通して電流ミラーcmの低抵
抗入力に、すなわち第7のトランジスタt7のベースと
コレクタの直接接続部に接続されており、そこにはまた
第8のトランジスタt8のベースが接続されている。
第7及び第8のトランジスタt7.tljのエミッタは
三重定電流シンクasの共通ベースリードbに接続され
ている。第5の抵抗r5にかかる電圧下降によりて第1
の基準電流(5が生じ、この電流は反射されて第8のト
ランジスタt8のコレクタ電流i8として現れる。
第2の電圧電流コンバータw2の構成は第1のコンバー
タと同じであり、入力端部には第6のトランジスタt6
の形態で第2のインピーダンスコンバータが備えられ、
トランジスタt6はエミッタフォロアとして接続されて
hる。このトランジスタのエミッタは第6の抵抗r6を
通してブランチ点vkに接続されている。ブランチ点v
kは中間/−ドzkを通って負荷減少トランジスタte
のベース・エミッタ・母スに接続され、電流ミラーam
の低端部に関する極性が固定される。従りて第6の抵抗
r6にかかる電圧下降によって一第2の基準電流i6が
生じ、この電流はブランチ点vkに流れ込む。一方ブラ
ンチ点vkは電流ミラーcmの出力電流i8によって負
荷され、そのため差電流が形成される。第1及び第2の
基準電流is 、i6が互に等しくないならば、過剰電
流は差電流idとして中間ノードzkに流れ、あるいは
そこから他へ導かれる。
従って差電流it1の強度は入力電圧vlと第5及び第
6の抵抗r5.r6の値の両方に依存している。これら
の抵抗をマスクトリミングすることによって、例えばコ
ンタクト開口を設定抵抗rrの場合と同じ方法でシフト
することによって、これら2つの等値の抵抗の値を一緒
に変えることができる。従って差電流idの入力電圧τ
1に対する割合は簡単な方法で調節することができる。
2つの基準電流is、isの合計量は共通ベースリード
bに流れ込み、そこから供給電圧源の他方の端子−Uに
流れなければならない。これは負荷電流ibによって行
われ、共通ベースリードbはこの電流jbで抵抗かある
いは定電流シンクgを通して負荷される。負荷電流ib
の強度は、負荷減少トランジスタteも又負荷されるよ
うに、すなわちほぼ第1の基準電流イ5の平均値に等し
い電流で負荷されるように選択されることが望ましい。
負荷減少トランジスタto及び第7のトランジスタt7
の電流密度が等しいならば、電流ミラーamの入力電位
は中間ノードzkの電位に等しいa 第2図には負荷電流ibを生成するための定電流シンク
gの実施例が示されている。定電流シンクgは第9及び
第10のトランジスタt 9 、 tlOによって形成
される電流ミラーを備え、トランジスタLlld負荷減
少トランジスタとして動作シ、そのベース・エミッタノ
クスは第9のトランジスタt9のコレクタ・ベースパス
と並列に接続されている。この電流ミラーの入力電流は
第1の電源ラインfノと第9のトランジスタのコレクタ
の間の抵抗?’gによって決められ、第9のトランジス
タは第11のトランジスタと共に電流ミラーの入力を形
成している。第9及び第10のトランジスタt9.tl
Oのエミッタは両方とも第2の電源ラインf2に接続さ
れ、−力筒10のトランジスタtlOのコレクタは三重
定電流シンクcsの共通ベースリードbに接続されてそ
こから負荷電流ibを引き出す。コレクタが第1の電源
ラインf1に接続されている負荷減少トランジスタt1
1を効率的に負荷するために、負荷抵抗ggは第11の
トランジスタtllのエミッタと第2の電源ラインf2
との間に接続されている。
静止状態出力電圧と同様に、信号の振幅は温度に無関係
である。差電流i(1は第1及び第2の入力端子k1.
に2の間の電圧の差、第5及び第6の抵抗f5.ゾロの
値及びこれら抵抗の温度係数のみに依存している。第5
及び第6のトランジスタts、t6(Dベース・エミッ
タ電圧は、これらトランジスタの電流密度が入力電圧i
llの最大値が500mVであることによりほぼ等しい
ため、温度に関係なく等しい。従って差電流には温度係
数があり、この係数は第5あるいは第6の抵抗r5゜r
6の温度係数とは相反し、また第1の抵抗r〕の温度係
数とも相反する。
出力電圧τ0のスイングは第1の抵抗r1にかかる電圧
下降と正確に等しく、3つの集積抵抗rl、r5.r6
の温度係数は等しいために、第1の抵抗τ1にかかる電
圧下降は2つの入力端子k1.に2の電圧間の差に正確
に比例し、出力電圧υ0のスイングは温度に無関係とな
っている。
同じ理由で、供給電圧あるいは2つの入力端子k 1 
、に2の共通の直流電圧は、限定効果あるいは極端な条
件が回避されれば出力電圧υOのスイングには影響を与
えない。
このような広帯域電力増幅器がまた高周波数信号を処理
するように適合させるならば、高周波数という観点から
回路自体を構成するのみではなく、高周波数特性をモノ
リシック集積において、特にレイアウトにおいて考慮す
ることが必要である。
第1図の回路には、例えばもっばら・ぐイポーラNPN
 トランジスタだけが具備されているが、これはこのよ
うなトランジスタの通過周波数がラテラルPNP )ラ
ンゾスタの周波数よりかなシ高いからである。さらに、
トランジスタの電流密度は遮断周波数がその最大値の範
囲にあるように選択されなければならない。必要な電流
、特に出力段pの大きな出力電流はサブトランジスタを
並列に接続することによって可能にされ、個々のサブト
ランジスタの電流密度が常に最適領域にあるようにされ
る。
回路及びレイアウトは両方とも寄生キヤiJ?シタンス
が最小に保持されるように構成しなければならf、トラ
ンジスタのコレクタ・ベースキャノぐシタンス、すなわ
ちミラーキャパシタンスの影響K特に注意を払わなけれ
ばならない。従って設計上は、ミラーキャ/IPシタン
スのための共通のベース/コレクタ領域ができるだけ小
さく、またコレクタと基板の間のキャパシタンス結合の
ためにコレクタができるだけ小さくされることが良い。
トランジスタの入力キャパシタンス、すなわちベース・
エミッタキャノ臂シタンスもまた可能な限シ低くしなけ
ればならない。しかし過剰電流密度によってカットオフ
周波数は減少しま次トランジスタの電気特性が劣化され
るために、エミッタ面積の減少には限度がある。
もう1つ重要なことは各種領域のコンタクトである。コ
ンタクトが小さい場合は、コンタクト抵抗は増加し、寄
生キャノ(シタンスと共に上方カットオフ周波数を減少
させるローパスフィルタを形成する。最後に、個々の領
域のバルク抵抗の影響。
特にn−型コレクタ領域の抵抗の影響も考慮しなければ
ならない。
接続平面において交差させることは不可能であり、−船
釣にインピーダンスの低い領域に設けられる。この領域
のバルク抵抗は無視できるものではなく、寄生キャパシ
タンスと共に望ましくカいローフ9ス特性が生じる次め
、このような領域はできるだけ避けなければならない。
もし接続が間接ノクスによ9行われるならば、この寄生
キャパシタンスもまた考慮しなければならない。
第3図ないし第6図で説明されるレイアウトでは以上の
望ましい点がすべて考慮されている。以下この構成につ
いて概説する。
n−型コレクタ領域には低抵抗n+型コンタクト領域が
備えられ、この領域は可能な限υベース領域を囲み、コ
レクタコンタクトを具備している(それ故コレクタ領域
に注入される電荷キャリアのバルク抵抗を低く保持する
ことができる)。ベースコレクタキャパシタンスを減少
させる定めに、二重エミッタ構成が設けられ、そこには
2つのベース領域が、単一ベースコンタクトカベース領
域の励起に十分な程度であるように結合され、また前記
サブトランジスタは、対応するコンタクトを直接にある
いは間接的に結合させることによって並列に結合される
第3a図には二重エミッタを備えたベースサブ領域bn
のレイアウトが概略的に示されている。
ベースサブ領域bnは長qbが対称なt3であり短軸が
対称なksである対称的な方形構成である。
正方形のエミッタサブ領域onはその2つの狭い側の端
部のベースサブ領域内に設けられ、ベースサブ領域bn
に埋め込まれているが、それによって覆われてはいない
。エミッタサブ領域onの領域の中央にはエミッタコン
タクトskがあり、これは最小コンタクトとして構成さ
れており、すなわちその接触抵抗が十分に低いがエミッ
タサブ領域en端部からの距離は第1の最小距離m1を
越えないようになっている。エミッタ領域enの端部と
ベースサブ領域bnの隣接端部の間の距離は第2の最小
距離m2に等しい。
ベースコンタクトbkは対称の長軸1mと短軸に8が交
差する点におけるベースサブ領域bn内に設けられ、長
方形となっている。この縦方向は対称々短軸ksの方向
であり、この幅は第3の最小距離m3に等しい。対称な
短軸ksの方向ではベースコンタク)bkは可能な限り
長くされているが、その短い方の側縁と隣接するベース
サブ領域の端部の間の距離は第4の号車距離m4よシ小
さくなければ々らない。
ベースサブ領域bnの大きさは2つのエミッタコンタク
トekと隣接するベースコンタクトbkの端部の間の距
離の大きさが第5の最祖距離m5よシ小さくなければ々
らないという事実によりて決められる。
個々の最小距離を必要とするのは、個々の工程によって
部分的に過大−!、たけ過小な結果が生じ、またマスク
整列エラー マスクの歪みあるいは工程によって引き起
こされるエラーなどによる誤差が生じるのに対処するた
めの安全距離が必要であり、またこれらの距離は個々の
領域の必要な誘電強度からも必要であるからである。
エミッタコンタクトekは右上から左下へ狭い間隔のハ
ツチングがされている。ベースコンタクトbkは左上か
ら右下へ狭い間隔のハツチングがされている。比較的低
抵抗のp++ベース材料の導電型は、右側に十符号のつ
い九カップ内のpによってベースサブ領域bnの範囲内
に示されている。
同様に比較的低抵抗のエミッタサブ領域・nのn+匿の
材料は(n+〕で示されている。
第3b図には(−スエレメントbmが示されており、こ
のbmには単一エミッタサブ領域enのみが含まれてい
る。エミッタサブ領域・nはベースサブ領域bnのほぼ
半分に等しい。その領域は短い側縁の1つと対称な短軸
kmによって限定され、エミッタコンタクト・kを有す
るエミッタサブ領域onとベースコンタク)bkの半分
と共にエミッタサブ領域・nを備えたベースサブ領域b
nのベースの半分はベースエレメントbmの部分に対応
し、このベースエレメントbmはエミッタサブ領域に近
接する短い側とこれと平行するベースコンタクトbkの
中央線によって限定される。
エミッタから遠いベースコンタクトbkの端部とベース
エレメントbmの近接する短筒の間の距離は、ベースコ
ンタクトの短い側とベースサブ領域bnの近接する端部
、あるいはベースエレメントbmとの間の距離に等しい
。従って第3図の2つのベース構成の効果的なベースエ
ミッタ領域の割合は整数比、すなわち2であり、相互に
連絡して異なる電流の対の特性を保持するトランジスタ
を形成する。
第4a図には並列接続のサブトランジスタnノから成シ
、第3a図に示されているようにベース構成がベースサ
ブ領域となっているトランジスタのレイアウトが概略的
に示されている。
ネガティブフィードバックはエミッタ抵抗を通してトラ
ンジスタに与えられ、すべてのサブトランジスタn1の
エミッタサブ領域enはこれと直列接続した抵抗領域r
nO内の1つを有している。
長方形のn+型抵抗領域rnはエミッタサブ領域enと
同じ工程で形成される。ベースサブ領域bnは高抵抗n
−型コレクタ領域zl内に並んで配置され、対称長軸t
8は相互に平行である。コレクタ領域にはプラナ−法に
よって形成されるトランジスタが通常そうであるように
ベースサブ領域bnが備えられており、ベースサブ領域
bnは相互に分離している。コレクタ領域z1の両端部
にはn++コンタクト領域が埋め込まれ、この領域には
隣接するベースサブ領域bnとの間に接続部分がある。
すなわちコンタクト領域に3はベースサブ領域bnを囲
む環を形成している。これは抵抗領域rn及びエミッタ
サブ領域onと同じ工程で形成される。第4a図及びそ
れに続く図面ではn+型領領域左上から右下へ広い間隔
の斜線でハツチングされている。
コンタクト領域に3ではコレクタコンタクトkkがベー
スサブ領域bnO長縁に沿って形成されている。このよ
うな配置によってコレクタ領域の部分をそれほど増加さ
せずに多くの点でコレクタ領域z1にコンタクトが形成
されている。抵抗領域rnは対称長軸Amに沿ってコレ
クタ領域の外側に形成されており、短い端部の各々には
抵抗コンタク)wkが設けられている。抵抗領域rnは
各領域がそれぞれ分離して若干p−にドーピングされた
基板Sに埋め込まれているため、相互にまたコレクタ領
域z1から電気的に分離されている。
第4図ではエミッタからネガティブフィードバックを備
えたサブトランジスタnjが5つの相互結合によって並
列に結合されていることが示されている。第1の結合f
3はベースサブ領域bnのベースコンタクトbkを結合
している。第2の結合f4は対称短軸kgの1つの側の
すべてのコレクタコンタク)kkを結合している。反対
側では、この結合が第3の結合14’によって行われる
。同様に第4の結合f5はサブトランジスタから遠い対
称短軸の片側上のすべての抵抗コンタク)bkを結合し
ている。他方対称短軸に8の反対側ではこれが第5の結
合f 5’によって行われている。抵抗領域の別のコン
タク1wkは各々が相互結合tvによって関連するエミ
ッタコンタク)akに結合されている。
結合f4.f4’は抵抗領域fnで交差し、横方向に櫛
状の延長部fmを有し、このfsはコレクタコンタクト
kkに結合している。各コンタクトブリッジの2つ半分
のすべてのコレクタコンタクトはそれぞれ結合f4.f
4’の延出部に結合している。第4a図に示された配置
の外側には結合f4゜f4’to結合f5.f5’が結
合している。
第4b図は第4a図の線A−Aに沿った断面図である。
抵抗領域rn及びp型基板内のコレクタ領域zノは相互
に絶縁されている。ベース領域bn及びこれを囲むコン
タクト領域に3がコレクタ領域zl内に埋め込まれてい
る。下方の領域と結合させるために各領域は開口部を設
けた図の点の集シで示した絶縁層によって覆われている
基板s内のn−型あるいはn型領域を相互て分離すると
、基板畠の表面iCn Itチャンネルが形成されるこ
とによりて悪影響が生じる可能性がある。
これは以下の簡単な手段(第4図にはない)によって回
避することができる。p型チャンネルストップ領域が寄
生チャンネルを遮断するため、基板Sの表面に形成され
る。チャンネルストップ領域は網状に相互結合し、いぜ
んとして0空”の基板lの表面にあるこのような領域す
べてを埋める。
第5a図には並列結合し九サブトランジスタn2のレイ
アウトが示されており、このトランジスタもまた二重エ
ミッタを保持するサブ領域bnを備えている。第4図に
示されているのと異なシ、コレクタ領域z2にはベース
サブ領域bnの2つの短イ側でコレクタコンタクトkk
が設けられている。コレクタコンタクトkkはコレクタ
コンタクト領域に4内にあシ、この領域はコレクタ領域
z2の端部に形成されている。コレクタコンタクトkk
はベースサブ領域bnの短い方の側に設けられているた
め、コレクタ領域z2のブリッジ部分及び個々のベース
サブ領域bnO間のコンタクト領域に4は、第4図に示
されているよシもよシ狭く保持することができる。しか
し共通のエミッタリードf11.tll’は共通のベー
スリードf9と共通のコレクタリードflO,110’
の間に設けられているため、コレクタ領域L2は対称長
軸の方向では第4図に示されているよシも大きいことは
明らかである。
第5図に示されているサブトランジスタn2の場合は、
エミッタからのネガティブフィードバックが与えられて
いない。このため抵抗領域rnの必要性がなく、第4図
に示された相互結合f5゜15’にあたるリードf11
.fll’がエミッタコンタクトekを通るようIC2
つのリードf10゜110’の間に設けられている。第
4図では相互結合f 5 、 f 5’が相互結合f4
.f4’によって形成された空間の外側に設けられてい
る。従って第5図ではコレクタ領域z2の端部とベース
サブ領域bnの短い方の側の間の距離が第4図に示され
ている距離よりも大きい。
リードf10とfll、tIO’とf11’、f9とf
ll、f9とf11′の間の最小距離は前記の考慮から
来ており、エミッタリード111.f11’の幅はこの
リードによって起こる電圧下降が無視できるものである
ような大きさでなければならない。ベースサブ領域bn
からコレクタコンタクトの距離が大きくなることは、コ
ンタクト領域に4が可能な限シびったシとベースサブ領
域bnを囲んでいることにより補償されており、そのた
めにコレクタコンタクトkkの領域のコレクタ領域z2
内に低抵抗の幅の広いストライプを形成する。
これは第5&図のB−B線に沿った概略的な断面図であ
る第5b図に示されている。第4b図のように、攬々の
接触開口部のある絶縁層1は点の集りで示されている。
同様に、コレクタコンタクトkkの領域の広いコンタク
ト領域のあるコレクタ領域z2が明示されている。
第6図にはベース構成としてベースエレメントbmを備
えた並列接続のサブトランジスタtmが概略的に示され
ている。ベースエレメントbmのエミッタサブ領域on
は相互結合Lvを通して抵抗領域rnに結合し、ネガテ
ィブフィードバックを行なっている。
ベースエレメントbmは方形コレクタ領域z3内に並ん
で設けられ、これらエレメントの対称軸tmは相互に平
行である。第4図及び第5図に示されている構成と同様
に、コレクタ領域z3には端部に低抵抗n+型コンタク
ト領域に5が備えられ、この領域は個々のベースエレメ
ントbmの間に相互結合部を形成している。
コレクタコンタクトkkはベースコンタクトbkに隣接
するベースニレメン)bmの短い方の側縁に沿って設け
られている。共通のベースリードf6と共通のコレクタ
リードf7の間の距離を十分に取るため、コンタクト領
域に5はコレクタコンタクトの領域をベースニレメン)
bmの他の短い方の側よシもいくらか広くする。
第6b図は第6a図のC−C線にそった断面図である。
基板表面は点の集シで示した絶縁層1によって覆われて
おシ、コンタクトが下の層に設けられるところには開口
部が作られている。
第4a図、第5a図及び第6a図では、相互結合の領域
のコンタクト領域X印のついた方形で示されている。
サブトランジスタnl、rs2及びtmの間を比較する
と、サブトランジスタi1は最も小さい相対コレクタ面
を有している。二重エミッタ構成であるため、これらの
サブトランジスタから成るトランジスタは大きな電流に
適しており、またエミッタからネガティブフィードバッ
クが与えられているため、このトランジスタは出力段p
の第2のトランゾスタtjK用いられるのが望ましい。
そのコレクタにおける電圧スイングのために、このトラ
ンジスタは特にミラーキャノfシタンスに対して敏感で
ある。
サブトランジスタn2から成るトランジスタは出力段p
の第1のトランジスタt1として用いられるのに適して
おり、出力段においてエミッタフォロアとして動作する
。このトランジスタのコレクタは第1の電源ラインf1
の固定電位に接続しているため、ミラーキャノぐシタン
スは形成されない。エミッタリードにはそれぞれ第3の
抵抗r3及び第4の抵抗r4によって第3のトランジス
タt3及び第4のトランジスタt4にネガティブフィー
トノ々ツクが与えられる。第3のトランジスタt3及び
第4のトランジスタt4は二重定電流シンクeaの一部
として、第2のトランジスタt2と対になっている。駆
動段及び動作点設定部の電流は出力段の電流よりかなり
小さいために、結合が複雑な二重工εツタは必要ない。
従って第3及び第4のトランジスタtJ、t4は第6図
に示されたようなサブトランジスタtmから構成され、
トランジスタt4はこれらサブトランジスタtmの内少
なくとも1つのトランジスタで構成されている。次に三
重定電流シンクesの共通のベースリードbは第11の
相互結合f6によって形成され、この結合は第1の相互
結合f3に接続づれている。第2の電源ラインf2は第
4及び第5の相互結合f 5 、 f 5’に対応し、
これらの結合に813の結合f8が接続されており、こ
れらは例えば共通の地面に結合されている。
第3図乃至第6図に示された段階では、特に大面積のト
ランジスタを備えたプツシ為デル段gtのレイアウトが
非常にコンノダクトであり、トランジスタの高周波数の
性能を劣化させることなく、トランジスタの性質を精密
に構成するという利点がさらに加えられている。
差ステージdあるいは定電流シンクgのような高周波数
での増幅特性があまシ重要でない他のサブ回路は、製造
工程において可能であり回路の動作に適切であれば、P
NP )ランゾスタかあるいはMOS トランジスタで
構成されてもよい。
【図面の簡単な説明】
第1図は本発明の1実施例の回路図であり、第2図は第
1図中の定電流シンクの回路図であり、第3a図および
第3b図は8g1図のサブトラン・ゾスタのベース領域
のレイアウトを示す。第4a図および第4b図はエミッ
タリードにネガチプフィードバック抵抗を有するサブト
ランジスタのレイアウトおよび断面を示す。第5a図お
よび第5b図は別のサブトランジスタのレイアウトおよ
び断面を示す。第6a図および第6b図はエミッタリー
ドにネガチプフィードバック抵抗を有する別のサブトラ
ンジスタのレイアウトおよび断面金示す。 d・・・差ステージ、gt・・・出力段、m・・・動作
点設定部、tr・・・駆動段、p・・・出力段、am・
・・定電流シンク、cm・・・電流ミラー w 1 、
 w 2・・・コンバータ。 出麩代理人 弁理士  鈴 江 武 彦FIG、3a ?百;

Claims (10)

    【特許請求の範囲】
  1. (1)バイポーラNPNトランジスタから成るプッシュ
    プル出力段と、 その入力に出力電圧が与えられる入力端部における差ス
    テージと、 プッシュプル出力段とから成り、このプッシュプル出力
    段は、 コレクタ・エミッタパスが同じ方向に直列に接続され、
    その接続点が出力電圧の出力ノードである第1のトラン
    ジスタ及び第2のトランジスタを備え、第1のトランジ
    スタのコレクタが供給電圧源の一方の端子に接続され、
    第2のトランジスタのエミッタが供給電圧源の他方の端
    子に接続されているプッシュプル出力段と、 エミッタが供給電圧源の前記他方の端子と結合され、ベ
    ースが差ステージの出力から与えられる共通のベースリ
    ードによって前記第2のトランジスタのベースに接続さ
    れ、コレクタが前記第1のトランジスタのベースに直接
    に接続されると共に第1の抵抗を介して供給電圧源の前
    記一方の端子に接続されている第3のトランジスタを備
    えた駆動段と、 出力段のための抵抗を備えた動作点設定部とを備えてい
    るモノリシック集積広帯域電力増幅器において、 動作点設定部は供給電圧源の前記一方の端子と第4のト
    ランジスタのコレクタが接続する中間ノードの間に挿入
    された設定抵抗を備え、第4のトランジスタのベースは
    共通のベースリードに接続され、負荷減少トランジスタ
    はエミッタが共通のベースリードに接続され、そのコレ
    クタは供給電圧源の前記一方の端子にカップリングされ
    ており、差ステージは値が入力電圧と比例し、中間ノー
    ドに供給される差電流を出力し、 第2、第3、第4のトランジスタのエミッタはそれぞれ
    のエミッタの面積に逆比例する値の第2の抵抗、第3の
    抵抗及び第4の抵抗を通してそれぞれ供給電圧源の他方
    の端子に接続され、 負荷電流が共通のベースリードから引き出されることを
    特徴とする広帯域電力増幅器。
  2. (2)差電流の値が第5の抵抗およびその値がこの第5
    の抵抗に等しい第6の抵抗によってセットされる特許請
    求の範囲第1項記載の増幅器。
  3. (3)差ステージが、 入力が第1の入力端子に接続され第5の抵抗を介して第
    1の基準電流を与える第1のインピーダンスコンバータ
    を有する第1の電圧電流コンバータと、 入力が第2の入力端子に接続され第6の抵抗を介して第
    2の基準電流を与える第2のインピーダンスコンバータ
    を有する第2の電圧電流コンバータと、 入力が第1の基準電流によって与えられ、出力が、第2
    の基準電流が供給される中間ノードに接続されているブ
    ランチ点に接続している特許請求の範囲第2項記載の電
    力増幅器。
  4. (4)第1及び第2のインピーダンスコンバータが第5
    のトランジスタ及び第6のトランジスタによってそれぞ
    れ形成されるエミッタフォロアであり、そのエミッタが
    それぞれ第5の抵抗及び第6の抵抗に接続されており、 電流ミラーが第7及び第8のトランジスタから成り、こ
    れらトランジスタのベースが共に第7のトランジスタの
    コレクタに接続されており、電流ミラーの低電位側端部
    が共通のベースリードに接続され、 第5、第6、第7、第8のトランジスタがプッシュプル
    出力段のトランジスタと同じ導電型である特許請求の範
    囲第3項記載の電力増幅器。
  5. (5)負荷電流が、その値が負荷減少トランジスタが第
    1の基準電流とほぼ等しい電流によってトラバースされ
    るような値に選択される定電流シンクによって設定され
    る特許請求の範囲第4項記載の電力増幅器。
  6. (6)N個の並列接続サブトランジスタから成り、特に
    特許請求の範囲第1項乃至第5項のいずれか1つに記載
    された電力増幅器のためのプラーナバイポーラNPNプ
    ッシュプル出力段トランジスタであって、 各サブトランジスタが、 方形のp^+型ベースサブ領域と、 ベースサブ領域の対称の短軸と対称の長軸に関して対称
    的なベースサブ領域の範囲内に構成され、各々の中央に
    エミッタコンタクトが設けられた2つの同一のn^+型
    エミッタサブ領域と、 対称の短軸上に設けられこの方向に延在するベースコン
    タクトとを具備しており、 N型ベースサブ領域がn^−型方形コレクタ領域内に並
    んで設けられ、対称の長軸が互に平行であり、このサブ
    領域において、 n^−型方形コレクタ領域には隣接ベースサブ領域の長
    い側縁の間かあるいは隣接ベースサブ領域の2つの短い
    側縁に沿って設けられている複数のコレクタコンタクト
    があり、 n^−型方形コレクタ領域には、少なくともコレクタコ
    ンタクトの領域において、コレクタ領域内においてそれ
    ぞれのベースサブ領域を包囲するn^+型コンタクト領
    域を有することを特徴とする出力段トランジスタ。
  7. (7)単一あるいはM個の並列接続サブトランジスタか
    ら成り、集積広帯域電力増幅器、特に特許請求の範囲第
    1項乃至第5項のいずれか1つに記載された増幅器のた
    めのプラーナバイポーラNPNプッシュプル出力段階ト
    ランジスタにおいて、サブトランジスタが各々、 対称の軸がその長軸方向にある方形p^+ベース要素と
    、 ベース要素の範囲内で対称軸に関して対称的に設けられ
    中央にエミッタコンタクトを保持するエミッタサブ領域
    と、 ベース要素の範囲内において対称軸に関して対称的に設
    けられ、その長軸方向が対称軸と、直になっているベー
    スコンタクトと、 単一ベース要素かあるいはM個のベース要素を備え、M
    個のベース要素の対称軸が相互に平行になっている共通
    のn^−型方形コレクタ領域とから構成され、 各ベース要素にはベースコンタクトに近接してベース要
    素の短い側縁に沿ってコレクタ領域内に設けられベース
    要素と関連する少なくとも1つのコレクタコンタクトが
    設けられ、コレクタ領域にはコンタクト領域において少
    なくともコレクタ領域内においてそれぞれベース要素を
    包囲するn^+型コンタクト領域が設けられている出力
    段トランジスタ。
  8. (8)出力段の2個のトランジスタの各々が特許請求の
    範囲第6項に記載の構成であり、 駆動段のトランジスタ及び動作点設定部のトランジスタ
    の各々が特許請求の範囲第7項に記載の構成であり、 すべてのサブトランジスタが同一のエミッタサブ領域、
    同一のエミッタコンタクト、同一のベースコンタクト及
    び同一のコレクタコンタクトを具備し、 ベースサブ領域の1半部はベースの短い側縁の1つと対
    称な短軸によって限定されエミッタコンタクトを有する
    エミッタサブ領域を含み、ベースコンタクトの1つの半
    分がエミットとベースコンタクトの平行中央ラインに近
    接する短い側によつて限定されるベース要素の部分と等
    しく、 ベースコンタクトのエミッタと反対側の端部とベース要
    素の関連する短い側縁との間の距離がベースコンタクト
    の短い側縁とベースサブ領域の近接した端部あるいはベ
    ース要素の近接端部の間の距離に等しいことを特徴とす
    るトランジスタ。
  9. (9)特許請求の範囲第1項乃至第8項のいずれか1つ
    に記載されたプッシュプル出力段のプラーナバイポーラ
    の第2、第3、第4のトランジスタであって、 第2、第3、第4の抵抗がそれぞれ、第2、第3、第4
    のトランジスタの関連するエミッタサブ領域に接続され
    た同一の方形n^+型抵抗領域の少なくとも1つの領域
    から構成され、 各抵抗領域にはその2つの短い側縁にコンタクトが設け
    られており、 抵抗領域が軸対称の長軸方向で相互に平行に延在してお
    り、その各々の1つのコンタクトは相互接続によって関
    連するエミッタコンタクトに接続され、一方他のコンタ
    クトは供給電圧源の他の端子に接続されたラインに結合
    し、 抵抗領域及びコレクタ領域がp^−型基板に分離して設
    けられていることを特徴とするトランジスタ。
  10. (10)エミッタサブ領域が最小の面積であり、エミッ
    タコンタクト及び抵抗のコンタクトが同じ面積の最小の
    コンタクトであり、 関連するエミッタサブ領域の端部からのエミッタコンタ
    クトの距離と、ベースサブ領域あるいはベース要素の近
    接する端部からのエミッタサブ領域までの距離は第1の
    最小距離及び第2の最小距離にそれぞれ等しく、 ベースコンタクトの短い側縁の長さが第3の最小距離に
    等しく、 ベースサブ領域かあるいはベース要素の近接する端部か
    らのベースコンタクトの短い側縁までの距離が第4の最
    小距離に等しく、 エミッタコンタクトからベースコンタクトまでの距離が
    第5の最小距離に等しい特許請求の範囲第1項乃至第9
    項のいずれか1つに記載のプレーナバイポーラNPNプ
    ッシュプル出力段トランジスタ。
JP63294493A 1987-11-20 1988-11-21 モノリシック集積広帯域電力増幅器 Pending JPH02140005A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP87117136A EP0316480B1 (de) 1987-11-20 1987-11-20 Monolithisch integrierter Leistungsbreitbandverstärker
EP87117136.9 1987-11-20

Publications (1)

Publication Number Publication Date
JPH02140005A true JPH02140005A (ja) 1990-05-29

Family

ID=8197464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63294493A Pending JPH02140005A (ja) 1987-11-20 1988-11-21 モノリシック集積広帯域電力増幅器

Country Status (4)

Country Link
US (1) US4871977A (ja)
EP (1) EP0316480B1 (ja)
JP (1) JPH02140005A (ja)
DE (1) DE3789110D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5558127A (en) * 1992-10-09 1996-09-24 Kabushiki Kaisha Komatsu Seisakusho Hydraulic pilot valve
JP2002330036A (ja) * 2001-05-02 2002-11-15 Mitsumi Electric Co Ltd 信号出力回路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04218884A (ja) * 1990-12-19 1992-08-10 Toyota Autom Loom Works Ltd 演算増幅回路
US5241223A (en) * 1992-05-12 1993-08-31 International Business Machines Corporation NORi circuit/bias generator combination compatible with CSEF circuits
US5300827A (en) * 1992-07-27 1994-04-05 International Business Machines Corporation Noise immune NTL logic network
EP0580927B1 (en) * 1992-07-31 1997-03-05 STMicroelectronics S.r.l. Operational amplifier
US5285170A (en) * 1992-11-30 1994-02-08 Motorola, Inc. Operational amplifier with all NPN transistor output stage
KR0151011B1 (ko) * 1994-11-30 1998-10-01 김광호 바이폴라 트랜지스터 및 그 제조방법
US5500625A (en) * 1994-12-01 1996-03-19 Texas Instruments Incorporated Controlled current output stage amplifier circuit and method
US5713313A (en) * 1997-02-07 1998-02-03 Illinois Tool Works Inc. Combustion powered tool with dual fans
JP3006531B2 (ja) * 1997-03-24 2000-02-07 日本電気株式会社 半導体装置の製造方法
DE102007021402A1 (de) * 2007-05-04 2008-11-06 Atmel Germany Gmbh Integrierter Verstärkerschaltkreis
US8479919B2 (en) 2010-07-08 2013-07-09 Accudial Pharmaceutical, Inc. Injectable fluid vial housing
US8854144B2 (en) 2012-09-14 2014-10-07 General Atomics High voltage amplifiers and methods
US11070181B2 (en) * 2018-11-20 2021-07-20 Macronix International Co., Ltd. Push-pull output driver and operational amplifier using same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730406A (en) * 1980-07-30 1982-02-18 Matsushita Electric Ind Co Ltd Class b otl circuit
JPS57162365A (en) * 1981-03-30 1982-10-06 Toshiba Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5558127A (en) * 1992-10-09 1996-09-24 Kabushiki Kaisha Komatsu Seisakusho Hydraulic pilot valve
JP2002330036A (ja) * 2001-05-02 2002-11-15 Mitsumi Electric Co Ltd 信号出力回路

Also Published As

Publication number Publication date
EP0316480A1 (de) 1989-05-24
DE3789110D1 (de) 1994-03-24
US4871977A (en) 1989-10-03
EP0316480B1 (de) 1994-02-16

Similar Documents

Publication Publication Date Title
JPH02140005A (ja) モノリシック集積広帯域電力増幅器
US4326135A (en) Differential to single-ended converter utilizing inverted transistors
JP4601615B2 (ja) システム
US3835410A (en) Current amplifier
US5734298A (en) FET amplifying circuit which can improve low-consumptive current
EP2284990A2 (en) High linearity variable gain amplifier
US20070205432A1 (en) Heterojunction bipolar transistor and power amplifier using same
JPH088264B2 (ja) 半導体集積回路
US4240040A (en) Operational amplifier
US6611172B1 (en) Thermally distributed darlington amplifier
US4283641A (en) Feedback biasing circuit arrangement for transistor amplifier
US4002993A (en) Differential amplifier
JPS6267925A (ja) 局部に分布されるeclスレ−ブ基準発生器
KR0177928B1 (ko) 광대역 증폭회로
US3502997A (en) Integrated semiconductor cascode amplifier
US3828268A (en) Differential amplifier having increased bandwidth
GB1494369A (en) Current amplifier
EP0410536B1 (en) Combined current differencing and operational amplifier circuit
JPH0324810B2 (ja)
US4345166A (en) Current source having saturation protection
US4647870A (en) Current mirror circuit with a large current ratio
US6538501B2 (en) Radio frequency amplifier and tuner
EP0140369A1 (en) Semiconductor integrated circuit including series connected transistors
US3699467A (en) Bias circuit for a complementary transistor output stage
USRE30297E (en) Current amplifier