JPS6267925A - 局部に分布されるｅｃｌスレ−ブ基準発生器 - Google Patents
局部に分布されるｅｃｌスレ−ブ基準発生器Info
- Publication number
- JPS6267925A JPS6267925A JP61202636A JP20263686A JPS6267925A JP S6267925 A JPS6267925 A JP S6267925A JP 61202636 A JP61202636 A JP 61202636A JP 20263686 A JP20263686 A JP 20263686A JP S6267925 A JPS6267925 A JP S6267925A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- connection point
- slave reference
- ecl
- reference generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
この発明は、一般に、基準発生器回路に関するものであ
り、より特定的に言えば、大規模半導体集積回路素子上
で用いるためにマスタ基準発生器を密接にトラッキング
するＥＣＬスレーブ基準発生器に関するものである。
り、より特定的に言えば、大規模半導体集積回路素子上
で用いるためにマスタ基準発生器を密接にトラッキング
するＥＣＬスレーブ基準発生器に関するものである。
大規模集積回路（ＬＳＩ）技術の出現で、まずまず多く
の回路コンポーネントが、より高い集積密度を生じるた
めに、モノリシック集積回路の１つのチップ−１−に製
作されている。そのような増加した回路密度の結果、ア
センブリコストが減少し、動作がより高速になり、かつ
電力消散かより低くなるという利点が生じる。これらの
利点によって、論理回路の設計者はますます多数の論理
ゲートがこのＬＳＩ技術によって形成されることを所望
するようになっている。論理ゲートがＥＣＬ回路からな
るとき、基準発生器からの基準供給電圧がＥＣＬＭ路の
電流源の各々に接続される必要がある。
の回路コンポーネントが、より高い集積密度を生じるた
めに、モノリシック集積回路の１つのチップ−１−に製
作されている。そのような増加した回路密度の結果、ア
センブリコストが減少し、動作がより高速になり、かつ
電力消散かより低くなるという利点が生じる。これらの
利点によって、論理回路の設計者はますます多数の論理
ゲートがこのＬＳＩ技術によって形成されることを所望
するようになっている。論理ゲートがＥＣＬ回路からな
るとき、基準発生器からの基準供給電圧がＥＣＬＭ路の
電流源の各々に接続される必要がある。
第１図の先行技術のレイアウトでは、基準発生器１０は
、典型的に、モノリシック集積回路１１上の中央に形成
され、複数の基準供給線１２は基準発生器に接続される
。複数のＥＣＬ回路は、モノリシック集積回路１１に直
接形成され、かつ供給線１２に沿った様々な点に接続さ
れる。これには、それに接続される多数のＥＣＬ回路の
ため負荷状態が大きいという欠点、および金属配線接続
の抵抗による電圧降下問題かある。それゆえに、＝ １
０− 中央の基準発生器１０から分配される基準電圧は変動し
、かつその値は、基準電圧が様々なＥＣＬＮ路に伝えら
れなければならない距離に依存しており、それによって
不安定な動作が生じる。今日まで、負荷および電圧降下
の問題を避けるために、モノリシック集積回路−１−に
複数の連結されていない基準発生器を設けるという試み
がなされているが、多数の基準発生器を用いると、集積
回路全体を通じての温度差のため、様々な基準電圧のト
ラッキングが保証されないということが知られている。
、典型的に、モノリシック集積回路１１上の中央に形成
され、複数の基準供給線１２は基準発生器に接続される
。複数のＥＣＬ回路は、モノリシック集積回路１１に直
接形成され、かつ供給線１２に沿った様々な点に接続さ
れる。これには、それに接続される多数のＥＣＬ回路の
ため負荷状態が大きいという欠点、および金属配線接続
の抵抗による電圧降下問題かある。それゆえに、＝ １
０− 中央の基準発生器１０から分配される基準電圧は変動し
、かつその値は、基準電圧が様々なＥＣＬＮ路に伝えら
れなければならない距離に依存しており、それによって
不安定な動作が生じる。今日まで、負荷および電圧降下
の問題を避けるために、モノリシック集積回路−１−に
複数の連結されていない基準発生器を設けるという試み
がなされているが、多数の基準発生器を用いると、集積
回路全体を通じての温度差のため、様々な基準電圧のト
ラッキングが保証されないということが知られている。
それゆえに、複数の局部に分布されるスレーブ基準発生
器を提供するのが望まし、く、そのスレーブ基準発生器
は、それがモノリシック集積回路全体を通じて位置決め
されるとき、中央のマスタ基桑発生器を密接にトラッキ
ングし、しかも負荷および電圧降下の問題を避ける。
器を提供するのが望まし、く、そのスレーブ基準発生器
は、それがモノリシック集積回路全体を通じて位置決め
されるとき、中央のマスタ基桑発生器を密接にトラッキ
ングし、しかも負荷および電圧降下の問題を避ける。
発明の概要
したがって、この発明の一般的な］」的は、製造しかつ
組立てるのが比較的簡単でかつ経済的であリ、しかも先
行技術の基準発生器回路の欠点を克服する大規模半導体
集積回路素子−１−で用いるためのＥＣＬスレーブ基準
発生器を提供することである。
組立てるのが比較的簡単でかつ経済的であリ、しかも先
行技術の基準発生器回路の欠点を克服する大規模半導体
集積回路素子−１−で用いるためのＥＣＬスレーブ基準
発生器を提供することである。
この発明の目的は、モノリシック集積回路全体を通じて
位置決めされるとき中央のマスタ基準発生器を密接にト
ラッキングする複数の局部に分布されるＥＣＬスレーブ
基準発生器を提供することである。
位置決めされるとき中央のマスタ基準発生器を密接にト
ラッキングする複数の局部に分布されるＥＣＬスレーブ
基準発生器を提供することである。
この発明の他の目的は、マスタ基準発生器を密接にトラ
ッキングし、負荷および電圧降下によって影響を及ぼさ
れない安定スレーブ基準電圧を生じる、局部に分布され
るＥＣＬスレーブ基準発生器を提供することである。
ッキングし、負荷および電圧降下によって影響を及ぼさ
れない安定スレーブ基準電圧を生じる、局部に分布され
るＥＣＬスレーブ基準発生器を提供することである。
この発明のさらに他の１」的は、マスタ基準電圧および
スレーブ基準電圧を比較し、かつ差動電圧出力を発生さ
せる差動比較器、差動比較器に結合され、その比較器を
介して定電流を定める電流源、および差動電圧出力に応
答して、スレーブ基準電圧かマスタ基準電圧に密接にト
ラッキングするようにフィードバック電流を比較器に供
給する負のフィードバック部分を含むＥＣＬスレーブ基
準発生器を提供することである。
スレーブ基準電圧を比較し、かつ差動電圧出力を発生さ
せる差動比較器、差動比較器に結合され、その比較器を
介して定電流を定める電流源、および差動電圧出力に応
答して、スレーブ基準電圧かマスタ基準電圧に密接にト
ラッキングするようにフィードバック電流を比較器に供
給する負のフィードバック部分を含むＥＣＬスレーブ基
準発生器を提供することである。
この発明のまたさらに他の目的は、第１および第２トラ
ンジスタから形成される差動比較器、第３および第４ト
ランジスタから形成されるカレントミラー配列、および
エミッタフォロアトランジスタからなる負のフィードバ
ック部分を含む大きいモノリシック集積回路素子−ヒで
用いるためにマスタ基準発生器を密接にトラッキングす
る、局部に分布されるＥＣＬスレーブ基準発生器を提供
することである。
ンジスタから形成される差動比較器、第３および第４ト
ランジスタから形成されるカレントミラー配列、および
エミッタフォロアトランジスタからなる負のフィードバ
ック部分を含む大きいモノリシック集積回路素子−ヒで
用いるためにマスタ基準発生器を密接にトラッキングす
る、局部に分布されるＥＣＬスレーブ基準発生器を提供
することである。
これらの目的に従って、この発明は、大きいモノリシッ
ク集積回路素子−１−で用いるためにマスタ基準発生器
を密接にトラッキングする、局部に分布されるＥＣＬス
レーブ基準発生器を設けることに関するものである。ス
レーブ基準発生器は、差動比較器、カレントミラー配列
、および負のフィードバック部分を含む。差動比較器は
、エミッタが第１接続点でともに結合される第１および
第２トランジスタから形成される。第１トランジスタの
コレクタは、第２レジスタを介して供給電位に接続され
る。第２トランジスタのコレクタは、第２レジスタを介
して、第２接続点および供給電位に結合される。第１ト
ランジスタのベースは、マスタ基準電圧の入力に接続さ
れる。第２トランジスタのベースは、第３接続点に接続
され安定スレーブ基準電圧を生じる。カレントミラー配
列は、第３および第４トランジスタから形成され、それ
らのエミッタは、ともにかつ電圧源に結合される。
ク集積回路素子−１−で用いるためにマスタ基準発生器
を密接にトラッキングする、局部に分布されるＥＣＬス
レーブ基準発生器を設けることに関するものである。ス
レーブ基準発生器は、差動比較器、カレントミラー配列
、および負のフィードバック部分を含む。差動比較器は
、エミッタが第１接続点でともに結合される第１および
第２トランジスタから形成される。第１トランジスタの
コレクタは、第２レジスタを介して供給電位に接続され
る。第２トランジスタのコレクタは、第２レジスタを介
して、第２接続点および供給電位に結合される。第１ト
ランジスタのベースは、マスタ基準電圧の入力に接続さ
れる。第２トランジスタのベースは、第３接続点に接続
され安定スレーブ基準電圧を生じる。カレントミラー配
列は、第３および第４トランジスタから形成され、それ
らのエミッタは、ともにかつ電圧源に結合される。
第３トランジスタのベースおよびコレクタは、ともに、
かつ第４接続点、第３抵抗器の一方の端部、および第４
トランジスタのベースに接続される。
かつ第４接続点、第３抵抗器の一方の端部、および第４
トランジスタのベースに接続される。
第３抵抗器の他方の端部は、第３接続点に接続される。
第４トランジスタのコレクタは、第１および第２トラン
ジスタの共通のエミッタに接続される。負のフィードバ
ック部分は、第５トランジスタから形成され、そのコレ
クタは供給電位に接続され、そのベースは第２接続点に
接続され、かつそのエミッタは第３接続点に接続される
。
ジスタの共通のエミッタに接続される。負のフィードバ
ック部分は、第５トランジスタから形成され、そのコレ
クタは供給電位に接続され、そのベースは第２接続点に
接続され、かつそのエミッタは第３接続点に接続される
。
−冒−
この発明をより完全に理解するために、かつその他の目
的および利点のために、図面に関連する次の詳細な説明
を参照されたい。
的および利点のために、図面に関連する次の詳細な説明
を参照されたい。
好ましい実施例の説明
図面を詳細に参照すると、第１図はモノリシックダイま
たはチップ１１全体を通じて基準電圧を分配する、先行
技術の典型的な中央の基準発生器１０のレイアウトであ
る。段数の基準供給線１２は、基準電圧を分配するため
に、基準発生器１０に接続される。たとえば、基準電圧
を必要とする定電流源を各々が有する多数のＥＣＬＭ路
（示されず）が、基準供給線１２に沿った様々な点に接
続されてもよい。しかしながら、これによって、ＥＣＬ
回路の数が増加されるにつれて大きい負荷が生じる。と
いうのはＥＣＬ回路はすべて同じ基準発生器１０によっ
て駆動されるからである。さらに、第１図のレイアウト
はまた、電圧降下が、モノリシックダイ１１上の比較的
大きい距離にわたる基準供給線１２の経路指定のため増
加するという欠点に出くわず。
たはチップ１１全体を通じて基準電圧を分配する、先行
技術の典型的な中央の基準発生器１０のレイアウトであ
る。段数の基準供給線１２は、基準電圧を分配するため
に、基準発生器１０に接続される。たとえば、基準電圧
を必要とする定電流源を各々が有する多数のＥＣＬＭ路
（示されず）が、基準供給線１２に沿った様々な点に接
続されてもよい。しかしながら、これによって、ＥＣＬ
回路の数が増加されるにつれて大きい負荷が生じる。と
いうのはＥＣＬ回路はすべて同じ基準発生器１０によっ
て駆動されるからである。さらに、第１図のレイアウト
はまた、電圧降下が、モノリシックダイ１１上の比較的
大きい距離にわたる基準供給線１２の経路指定のため増
加するという欠点に出くわず。
負荷および電圧降下の問題を克服するために、この発明
は、負荷および電圧降下を減じるために、マスタ基準発
生器を密接にトラッキングし、かつ大きいモノリシック
ダイ全体を通じて局部に分布される段数のスレーブ基準
発生器を設けることに関するものである。第２図は、こ
の発明によって考えられるレイアウトであり、１つの中
央のマスタ基準発生器１４および複数の局部に分布され
るＥＣＬスレーブ基準発生器１６は、大きいモノリシッ
クダイ１５全体を通じて基準電圧を分布するために用い
られる。見られるように、スレーブ基準発生器１６の各
々は、マスタ基準線１８によってマスタ基準発生器１４
に接続される。スレーブ基準発生器１６の各々は、モノ
リシックダイ１５全体を通じて基準電圧を分布するため
に、スレーブ基準線２０に接続される。さらに、ＥＣＬ
回路（示されず）は、スレーブ基準線２０に沿った様々
な点に接続されてもよい。これらのスレーブ基準線の長
さはモノリシックダイを横切って比較的短い距離しか及
ばないようにされるので、電圧時下の問題は十分減じら
れることができる。複数のスレーブ基準発生器１６を用
いると、マスタ基準発生器１４」二の負荷の問題は排除
される。というのはスレーブ基準発生器は負荷（ＥＣＬ
回路）を駆動するために用いられるからである。したが
って、各スレーブ基準発生器１６は、より少数の負荷を
駆動するために用いられる。スレーブ基準発生器の各々
からのスレーブ基準電圧は、マスタ発生器からのマスタ
基準電圧が負荷に依存しているということのため、マス
タ基準発生器をより良くトラッキングする。
は、負荷および電圧降下を減じるために、マスタ基準発
生器を密接にトラッキングし、かつ大きいモノリシック
ダイ全体を通じて局部に分布される段数のスレーブ基準
発生器を設けることに関するものである。第２図は、こ
の発明によって考えられるレイアウトであり、１つの中
央のマスタ基準発生器１４および複数の局部に分布され
るＥＣＬスレーブ基準発生器１６は、大きいモノリシッ
クダイ１５全体を通じて基準電圧を分布するために用い
られる。見られるように、スレーブ基準発生器１６の各
々は、マスタ基準線１８によってマスタ基準発生器１４
に接続される。スレーブ基準発生器１６の各々は、モノ
リシックダイ１５全体を通じて基準電圧を分布するため
に、スレーブ基準線２０に接続される。さらに、ＥＣＬ
回路（示されず）は、スレーブ基準線２０に沿った様々
な点に接続されてもよい。これらのスレーブ基準線の長
さはモノリシックダイを横切って比較的短い距離しか及
ばないようにされるので、電圧時下の問題は十分減じら
れることができる。複数のスレーブ基準発生器１６を用
いると、マスタ基準発生器１４」二の負荷の問題は排除
される。というのはスレーブ基準発生器は負荷（ＥＣＬ
回路）を駆動するために用いられるからである。したが
って、各スレーブ基準発生器１６は、より少数の負荷を
駆動するために用いられる。スレーブ基準発生器の各々
からのスレーブ基準電圧は、マスタ発生器からのマスタ
基準電圧が負荷に依存しているということのため、マス
タ基準発生器をより良くトラッキングする。
第３図は、モノリシック集積回路全体を通じてＥＣＬ基
準電圧ＶＣ５を分布するＥＣＬスレーブ基準発生器を構
成するための回路配列の概略回路図である。スレーブ基
準発生器３０は、差動比較器部分３２、電流バイアス部
分３３、および負のフィードバック部分３４を含む。差
動比較器部分３２は、第１トランジスタＱ１および第２
トランジスタＱ２からなり、それらのエミッタはともに
接続される。トランジスタＱ１のコレクタは、供給電位
ｖＣＣに接続され、かつトランジスタＱ２のコレクタは
また、コレクタ負荷抵抗器Ｒ１を介して供給電位ＶＣＣ
に接続される。トランジスタＱ１およびＱ２の共通のエ
ミッタは、抵抗器Ｒ２の一方の端部に接続され、電流バ
イアス部分３３を規定する。抵抗器Ｒ２の他方の端部は
、電圧源ＶＥＥに接続される。典型的に、供給電位■Ｃ
Ｃは、はぼ＋５■てあり、かつ電圧源は接地電位である
。［・ランジスタＱ１のベースは、マスタ基準発生器１
４（第１図）から入力信号またはマスタ基準電圧■。Ｓ
に接続される。トランジスタＱ２のベースは、スレーブ
基準電圧■。、！として規定される負のフィードバック
部分３４から出力電圧に接続される。抵抗器Ｒ２からな
る電流バイアス部分３３の代わりに定電流源か用いられ
てもよいということを理解しなければならない。
準電圧ＶＣ５を分布するＥＣＬスレーブ基準発生器を構
成するための回路配列の概略回路図である。スレーブ基
準発生器３０は、差動比較器部分３２、電流バイアス部
分３３、および負のフィードバック部分３４を含む。差
動比較器部分３２は、第１トランジスタＱ１および第２
トランジスタＱ２からなり、それらのエミッタはともに
接続される。トランジスタＱ１のコレクタは、供給電位
ｖＣＣに接続され、かつトランジスタＱ２のコレクタは
また、コレクタ負荷抵抗器Ｒ１を介して供給電位ＶＣＣ
に接続される。トランジスタＱ１およびＱ２の共通のエ
ミッタは、抵抗器Ｒ２の一方の端部に接続され、電流バ
イアス部分３３を規定する。抵抗器Ｒ２の他方の端部は
、電圧源ＶＥＥに接続される。典型的に、供給電位■Ｃ
Ｃは、はぼ＋５■てあり、かつ電圧源は接地電位である
。［・ランジスタＱ１のベースは、マスタ基準発生器１
４（第１図）から入力信号またはマスタ基準電圧■。Ｓ
に接続される。トランジスタＱ２のベースは、スレーブ
基準電圧■。、！として規定される負のフィードバック
部分３４から出力電圧に接続される。抵抗器Ｒ２からな
る電流バイアス部分３３の代わりに定電流源か用いられ
てもよいということを理解しなければならない。
負のフィードバック部分３４は、トランジスタＱ３およ
びＱ４、抵抗器Ｒ３、およびバイアス抵抗器Ｒ４によっ
て形成されるダーリントン構成を含む。トランジスタＱ
３およびＱ４のコレクタは、ともにかつ供給電位ＶＣＣ
に接続される。トランジスタＱ３のベースは、抵抗器Ｒ
１の接合点およびトランジスタＱ２のコレクタに接続さ
れる。トランジスタＱ４のベースは、トランジスタＱ３
のエミッタおよび抵抗器Ｒ３の一方の端部に接続される
。抵抗器Ｒ３の他方の端部は、電圧源ＶＥＥすなわち接
地電位に接続される。トランシタＱ４のエミッタは、出
力接続点Ａ１バイアス抵抗器Ｒ４の一方の端部、および
トランジスタＱ２のベースに接続される。出力接続点Ａ
は、様々なＥＣＬ回路に接続するようにされるスレーブ
基準電圧■。、ノを与える。
びＱ４、抵抗器Ｒ３、およびバイアス抵抗器Ｒ４によっ
て形成されるダーリントン構成を含む。トランジスタＱ
３およびＱ４のコレクタは、ともにかつ供給電位ＶＣＣ
に接続される。トランジスタＱ３のベースは、抵抗器Ｒ
１の接合点およびトランジスタＱ２のコレクタに接続さ
れる。トランジスタＱ４のベースは、トランジスタＱ３
のエミッタおよび抵抗器Ｒ３の一方の端部に接続される
。抵抗器Ｒ３の他方の端部は、電圧源ＶＥＥすなわち接
地電位に接続される。トランシタＱ４のエミッタは、出
力接続点Ａ１バイアス抵抗器Ｒ４の一方の端部、および
トランジスタＱ２のベースに接続される。出力接続点Ａ
は、様々なＥＣＬ回路に接続するようにされるスレーブ
基準電圧■。、ノを与える。
動作において、マスタ基準電圧Ｖ。、が増加すると仮定
する。これによって、トランジスタＱ１は、より多くの
電流を導通させ、かつトランジスタＱ２はより少ない電
流を導通させる。したがって、抵抗器Ｒ１およびトラン
ジスタＱ２のコレクタを介してより、トランジスタＱ１
のコレクタを介してより多くのコレクタ電流が流れる。
する。これによって、トランジスタＱ１は、より多くの
電流を導通させ、かつトランジスタＱ２はより少ない電
流を導通させる。したがって、抵抗器Ｒ１およびトラン
ジスタＱ２のコレクタを介してより、トランジスタＱ１
のコレクタを介してより多くのコレクタ電流が流れる。
その結果、差動比較器の出力を規定する接続点Ｂでの電
圧は−１−かり、それによって出力電圧またはスレーブ
基準電圧■。、ツは増加する。電圧■。Ｓｊはトランジ
スタＱ２のベースにフィードバックされるので、これに
よってまた、トランジスタＱ２はより多くを導通し、そ
れによって接続点Ｂでの電圧を減じる。この方法は、ス
レーブ基準電圧Ｖ。ｓフがマスタ基準電圧ＶＣＳに等化
されまたは安定化されるまで続く。同様に、マスタ基準
電圧ＶＣ５が減少されれば、これによってトランジスタ
Ｑ１はそれほど導通せず、かつトランジスタＱ２はさら
に多く導通する。したがって、抵抗器Ｒ１およびトラン
ジスタＱ１のコレクタを介してより多くの電流が流れる
。その結果、接続点Ｂての電圧は降下し、それによって
スレーブ基準電圧Ｖ。ばである出力電圧が減少する。さ
らに、この出力電圧がトランジスタＱ２のベースにフィ
ードバックされるので、これによってトランジスタＱ２
はそれほど導通せず、それによって接続点Ｂての電圧を
増加させる。さらに、この方法は、スレーブ基準電圧■
。、りがマスタ基準電圧ＶＣＳに安定化されるまで続く
。
圧は−１−かり、それによって出力電圧またはスレーブ
基準電圧■。、ツは増加する。電圧■。Ｓｊはトランジ
スタＱ２のベースにフィードバックされるので、これに
よってまた、トランジスタＱ２はより多くを導通し、そ
れによって接続点Ｂでの電圧を減じる。この方法は、ス
レーブ基準電圧Ｖ。ｓフがマスタ基準電圧ＶＣＳに等化
されまたは安定化されるまで続く。同様に、マスタ基準
電圧ＶＣ５が減少されれば、これによってトランジスタ
Ｑ１はそれほど導通せず、かつトランジスタＱ２はさら
に多く導通する。したがって、抵抗器Ｒ１およびトラン
ジスタＱ１のコレクタを介してより多くの電流が流れる
。その結果、接続点Ｂての電圧は降下し、それによって
スレーブ基準電圧Ｖ。ばである出力電圧が減少する。さ
らに、この出力電圧がトランジスタＱ２のベースにフィ
ードバックされるので、これによってトランジスタＱ２
はそれほど導通せず、それによって接続点Ｂての電圧を
増加させる。さらに、この方法は、スレーブ基準電圧■
。、りがマスタ基準電圧ＶＣＳに安定化されるまで続く
。
したがって、トランジスタＱ１のベースでのマスタ基準
電圧ＶＣＳは、トランジスタＱ２のベースでのスレーブ
基準電圧ＶＣ５νにしばしば比較される。抵抗器Ｒ１を
介して流れる電流の部分は、エミッタフォロアとして機
能するトランジスタＱ３およびＱ４を介してフィードバ
ックされ、スレーブ基準電圧Ｖ。、２を安定化し、その
ためスレーブ基準電圧ｖｃ、′はマスタ基準電圧ＶＣ３
を密接にトラッキングする。必要とされる駆動電流がた
とえば低負荷状態下におけるように比較的小さいとき、
ダーリントン構成の代わりに１つのトランジスタが用い
られることができるということを理解しなければならな
い。
電圧ＶＣＳは、トランジスタＱ２のベースでのスレーブ
基準電圧ＶＣ５νにしばしば比較される。抵抗器Ｒ１を
介して流れる電流の部分は、エミッタフォロアとして機
能するトランジスタＱ３およびＱ４を介してフィードバ
ックされ、スレーブ基準電圧Ｖ。、２を安定化し、その
ためスレーブ基準電圧ｖｃ、′はマスタ基準電圧ＶＣ３
を密接にトラッキングする。必要とされる駆動電流がた
とえば低負荷状態下におけるように比較的小さいとき、
ダーリントン構成の代わりに１つのトランジスタが用い
られることができるということを理解しなければならな
い。
第４図は、ＥＣＬスレーブ基準発生器４０の第２実施例
の概略回路図であり、スレーブ基準電圧ｖｃｓ’の改良
されたトラッキングを、広範囲の負荷状態にわたって、
ならびに過渡「グリッチ」状態下でマスタ基準発生器か
らマスタ基準電圧に与える。スレーブ基準発生器４０は
、差動比較器部分５０、負のフィードバック部分５２、
高利得カレントミラー部分５３、出力ドライバ部分５４
、パワーアップ保護部分５６、および高域補償部分５８
から構成される。
の概略回路図であり、スレーブ基準電圧ｖｃｓ’の改良
されたトラッキングを、広範囲の負荷状態にわたって、
ならびに過渡「グリッチ」状態下でマスタ基準発生器か
らマスタ基準電圧に与える。スレーブ基準発生器４０は
、差動比較器部分５０、負のフィードバック部分５２、
高利得カレントミラー部分５３、出力ドライバ部分５４
、パワーアップ保護部分５６、および高域補償部分５８
から構成される。
差動比較器部分５０は、第１トランジスタＱ４１および
第２トランジスタＱ４２を含み、それらのエミッタは接
続点１でともに結合される。トランジスタＱ４１のコレ
クタは、コレクタ負荷トランジスタＲ４３を介して供給
電位ＶＣＣに接続され、かつトランジスタＱ４２のコレ
クタは、コレクタ負荷抵抗器Ｒ４２を介して接続点２お
よびまたは供給電位ＶＣＣに接続される。供給電位ＶＣ
Ｃは典型的に＋５■である。トランジスタＱ４１のベー
スは、マスタ基準発生器１４（第１図）から、マスタ基
準電圧Ｖ。、からなる入力信号に接続される。トランジ
スタＱ４２のベースは接続点３に接続され、その接続点
３は、接続点５でのスレーブ基準電圧ｖｃ？の負荷によ
って影響を及ぼされないトラッキング電圧Ｔを規定する
。
第２トランジスタＱ４２を含み、それらのエミッタは接
続点１でともに結合される。トランジスタＱ４１のコレ
クタは、コレクタ負荷トランジスタＲ４３を介して供給
電位ＶＣＣに接続され、かつトランジスタＱ４２のコレ
クタは、コレクタ負荷抵抗器Ｒ４２を介して接続点２お
よびまたは供給電位ＶＣＣに接続される。供給電位ＶＣ
Ｃは典型的に＋５■である。トランジスタＱ４１のベー
スは、マスタ基準発生器１４（第１図）から、マスタ基
準電圧Ｖ。、からなる入力信号に接続される。トランジ
スタＱ４２のベースは接続点３に接続され、その接続点
３は、接続点５でのスレーブ基準電圧ｖｃ？の負荷によ
って影響を及ぼされないトラッキング電圧Ｔを規定する
。
負のフィードバック部分５２はエミツタフォロアトラン
ジスタＱ４４を含み、そのベースは接続点２に接続され
、そのコレクタは供給電位■ｃｃに接続され、かつその
エミッタは接続点３に接続される。カレントミラー部分
５３は、トランジスタＱ４５およびＱ４６から形成され
る。トランジスタＱ４５およびＱ４６のエミッタは、と
もに、かつ典型的に接地電位にある電圧源ＶＥＲに接続
される。トランジスタＱ４５のベースおよびコレクタは
、接続点４でともに、かつトランジスタＱ４６のベース
に接続される。トランジスタＱ４５のコレクタは、抵抗
器Ｒ４１を介して接続点３に接続される。トランジスタ
０４６のコレクタは、トランジスタＱ４１およびＱ４２
の共通のエミッタに接続される。高利得は、電流源とし
て機能し、差動比較器５０を介してバイアス電流Ｉ。、
を供給するカレントミラー配列４３によって達成される
。カレントミラー利得Ｇは、次の近似の比によって定め
られる： Ｇ慢（Ｒ４２／Ｒ４１） （Ａｏ品／ Ａ Ｑ４５
）ここでＲ４１＝オームでの抵抗器Ｒ４１の値Ｒ４２
＝オームでの抵抗器Ｒ４２の値 Ａｏｔｌｑ＝平方ミクロンでのトランジスタＱ４−５の
エミッタ領域 ＡＱｄ ＝平方ミクロンでのトランジスタＱ牝エミッタ
領域 出力ドライバ部分５４は、第２エミツタフオロアトラン
ジスタＱ４７および直流バイアス抵抗器Ｒ４４を含む。
ジスタＱ４４を含み、そのベースは接続点２に接続され
、そのコレクタは供給電位■ｃｃに接続され、かつその
エミッタは接続点３に接続される。カレントミラー部分
５３は、トランジスタＱ４５およびＱ４６から形成され
る。トランジスタＱ４５およびＱ４６のエミッタは、と
もに、かつ典型的に接地電位にある電圧源ＶＥＲに接続
される。トランジスタＱ４５のベースおよびコレクタは
、接続点４でともに、かつトランジスタＱ４６のベース
に接続される。トランジスタＱ４５のコレクタは、抵抗
器Ｒ４１を介して接続点３に接続される。トランジスタ
０４６のコレクタは、トランジスタＱ４１およびＱ４２
の共通のエミッタに接続される。高利得は、電流源とし
て機能し、差動比較器５０を介してバイアス電流Ｉ。、
を供給するカレントミラー配列４３によって達成される
。カレントミラー利得Ｇは、次の近似の比によって定め
られる： Ｇ慢（Ｒ４２／Ｒ４１） （Ａｏ品／ Ａ Ｑ４５
）ここでＲ４１＝オームでの抵抗器Ｒ４１の値Ｒ４２
＝オームでの抵抗器Ｒ４２の値 Ａｏｔｌｑ＝平方ミクロンでのトランジスタＱ４−５の
エミッタ領域 ＡＱｄ ＝平方ミクロンでのトランジスタＱ牝エミッタ
領域 出力ドライバ部分５４は、第２エミツタフオロアトラン
ジスタＱ４７および直流バイアス抵抗器Ｒ４４を含む。
トランジスタＱ４７のベースは接続点２に接続され、か
つトランジスタＱ４７のコレクタは供給電位ＶＣＣに接
続される。トランジスタＱ４７のエミッタは、スレーブ
基準電圧ＶＣ９Ｉを規定する出力接続点５、および抵抗
器Ｒ４４の一方の端部に接続される。抵抗器Ｒ４４の他
方の端部は、電圧源ＶＥＥに接続される。パワーアップ
保護部分５６はトランジスタＱ４３を備え、そのベース
は出力接続点５に接続され、そのコレクタは接続点２に
接続され、かつそのエミッタはトランジスタＱ４１およ
びＱ４２の共通のエミッタに接続される。高域補償部分
５８は、コンデンサＣｘからなり、その一方の端部は接
続点２に接続され、かつその他方の端部は出力接続点５
に接続される。コンデンサＣｘは高域補償を提供し、そ
のため起こり得る振動かつ／またはリンギングが様々な
負荷状態下でかつ過渡「グリッチ」のため生じるのを防
く。
つトランジスタＱ４７のコレクタは供給電位ＶＣＣに接
続される。トランジスタＱ４７のエミッタは、スレーブ
基準電圧ＶＣ９Ｉを規定する出力接続点５、および抵抗
器Ｒ４４の一方の端部に接続される。抵抗器Ｒ４４の他
方の端部は、電圧源ＶＥＥに接続される。パワーアップ
保護部分５６はトランジスタＱ４３を備え、そのベース
は出力接続点５に接続され、そのコレクタは接続点２に
接続され、かつそのエミッタはトランジスタＱ４１およ
びＱ４２の共通のエミッタに接続される。高域補償部分
５８は、コンデンサＣｘからなり、その一方の端部は接
続点２に接続され、かつその他方の端部は出力接続点５
に接続される。コンデンサＣｘは高域補償を提供し、そ
のため起こり得る振動かつ／またはリンギングが様々な
負荷状態下でかつ過渡「グリッチ」のため生じるのを防
く。
スレーブ基準発生気４０の動作を説明する。差動比較器
５０は、接続点３でのトランジスタＱ４２のベース上の
トラッキング電圧Ｖ工をトランジスタＱ４１のベースで
のマスタ基準電圧■。、と比較するために用いられる。
５０は、接続点３でのトランジスタＱ４２のベース上の
トラッキング電圧Ｖ工をトランジスタＱ４１のベースで
のマスタ基準電圧■。、と比較するために用いられる。
エミッタフォロアトランジスタＱ４４は、トランジスタ
Ｑ４２のコレクタでの電圧をサンプリングし、トランジ
スタＱ４２のベースに負のフィードバックを与え、それ
によって接続点３での電圧は、接続点３での電圧を密接
にトラッキングするために、トランジスタＱ４１のベー
スでの電圧を密接にトラッキングする。さらに、エミッ
タフォロアトランジスタＱ４４からのエミッタ電流の部
分は、抵抗器Ｒ４１を介して、かつカレントミラー配列
のトランジスタＱ４５およびＱ４６のベースへ流れる。
Ｑ４２のコレクタでの電圧をサンプリングし、トランジ
スタＱ４２のベースに負のフィードバックを与え、それ
によって接続点３での電圧は、接続点３での電圧を密接
にトラッキングするために、トランジスタＱ４１のベー
スでの電圧を密接にトラッキングする。さらに、エミッ
タフォロアトランジスタＱ４４からのエミッタ電流の部
分は、抵抗器Ｒ４１を介して、かつカレントミラー配列
のトランジスタＱ４５およびＱ４６のベースへ流れる。
その結果、トランジスタＱ４６のベース電流は増幅され
、電流■。Ｓを介するはるかに大きいバイアス電流平衡
を、接続点３での電圧を介して入力電圧に与える。
、電流■。Ｓを介するはるかに大きいバイアス電流平衡
を、接続点３での電圧を介して入力電圧に与える。
第２エミッタフォロアトランジスタＱ４７は、そのベー
スで、コレクタ抵抗器Ｒ４２に流れる電流の部分を受け
、出力接続点５でそれに接続可能な比較的多数の負荷を
駆動する増加した駆動電流を与える。通常、トランジス
タＱ４３は、導通状態ではなく、かつ接続点５でのスレ
ーブ基準電圧ＶＣＳＦがマスタ基準電圧Ｖ。、より高く
なるときのみ導通状態にされる。これは、マスタ基準電
圧が不活性化されており、かつそれからパワーアップさ
れるとき生じ、そのためトラッキング電圧Ｖ丁は、安定
化する見込みがない。この状態下で、トランジスタＱ４
３は、トランジスタＱ４６が多量の電流を負荷に供給す
るのを防ぐ。コンデンサＣｘは、差動比較器が振動する
の防ぎ、かつ回路構成全体を安定化させる。
スで、コレクタ抵抗器Ｒ４２に流れる電流の部分を受け
、出力接続点５でそれに接続可能な比較的多数の負荷を
駆動する増加した駆動電流を与える。通常、トランジス
タＱ４３は、導通状態ではなく、かつ接続点５でのスレ
ーブ基準電圧ＶＣＳＦがマスタ基準電圧Ｖ。、より高く
なるときのみ導通状態にされる。これは、マスタ基準電
圧が不活性化されており、かつそれからパワーアップさ
れるとき生じ、そのためトラッキング電圧Ｖ丁は、安定
化する見込みがない。この状態下で、トランジスタＱ４
３は、トランジスタＱ４６が多量の電流を負荷に供給す
るのを防ぐ。コンデンサＣｘは、差動比較器が振動する
の防ぎ、かつ回路構成全体を安定化させる。
より高い駆動電流が出力接続点５で必要とされれば、第
２エミツタフオロアトランジスタＱ４７の代わりに、ダ
ーリントン構成で接続される１対のトランジスタが用い
られてもよいということに注目しなければならない。ま
た、この場合接続点３および５でトラッキングを与える
ために、エミッタフォロアトランジスタＱ４４はまた、
ダーリントン構成として形成される。さらに、第３図お
よび第４図のスレーブ基準発生器か、様々なＥＣＬ論理
ゲート回路構成を含む集積回路の１つのシリコンチップ
の部分」−に形成されることは当業者に理解されよう。
２エミツタフオロアトランジスタＱ４７の代わりに、ダ
ーリントン構成で接続される１対のトランジスタが用い
られてもよいということに注目しなければならない。ま
た、この場合接続点３および５でトラッキングを与える
ために、エミッタフォロアトランジスタＱ４４はまた、
ダーリントン構成として形成される。さらに、第３図お
よび第４図のスレーブ基準発生器か、様々なＥＣＬ論理
ゲート回路構成を含む集積回路の１つのシリコンチップ
の部分」−に形成されることは当業者に理解されよう。
第４図のスレーブ基準発生器の開示を完成するためであ
るが、限定するためでなく、抵抗器およびコンデンサの
次の代表的な値を、下の表Ｉに挙げる。値は、高品質性
能を与えるように構成されかつ試験されるスレーブ基準
発生器で用いられた。
るが、限定するためでなく、抵抗器およびコンデンサの
次の代表的な値を、下の表Ｉに挙げる。値は、高品質性
能を与えるように構成されかつ試験されるスレーブ基準
発生器で用いられた。
しかしながら、当業者は、代わりのエレメントおよび値
が、この発明に従って回路を構成する際に使用されても
よいということを認めよう。
が、この発明に従って回路を構成する際に使用されても
よいということを認めよう。
表■
コンポーネント 値
Ｒ４１７００オーム
Ｒ４２３，５キロオーム
Ｒ４３３，５キロオーム
Ｒ４４３，０キロオーム
Ｃｘ Ｏ，５ｐＦ第４図のトラン
ジスタＱ４１ないしＱ４７のエミッタの大きさは、表Ｉ
Ｉに示される。これらのエミッタ領域および上の抵抗器
の値を与えると、カレントミラー配列の利得は、前で論
じた比から定められるように近似で１５である。
ジスタＱ４１ないしＱ４７のエミッタの大きさは、表Ｉ
Ｉに示される。これらのエミッタ領域および上の抵抗器
の値を与えると、カレントミラー配列の利得は、前で論
じた比から定められるように近似で１５である。
表 ＩＩ
コンポーネント エミッタ領域（μ２）Ｑ４１
８０ Ｑ４２ ４０ Ｑ４３ ４０ Ｑ４４ ４０ ｇ４５ ２０ Ｑ４６ ６０ Ｑ４７ １６０ 上述の詳細な説明から、この発明は、大きいモノリシッ
ク集積回路素子にで用いるためにマスタ基準発生器を密
接にトラッキングするＥＣＬスレーブ基準発生器を提供
することを理解することができる。この発明のスレーブ
基準発生器は、差動比較器、カレントミラー配列、およ
び負のフィードバック部分を含む。
８０ Ｑ４２ ４０ Ｑ４３ ４０ Ｑ４４ ４０ ｇ４５ ２０ Ｑ４６ ６０ Ｑ４７ １６０ 上述の詳細な説明から、この発明は、大きいモノリシッ
ク集積回路素子にで用いるためにマスタ基準発生器を密
接にトラッキングするＥＣＬスレーブ基準発生器を提供
することを理解することができる。この発明のスレーブ
基準発生器は、差動比較器、カレントミラー配列、およ
び負のフィードバック部分を含む。
現在この発明の好ましい実施例であるものを図解しかつ
説明してきたか、この発明の真の範囲から逸脱すること
なく、様々な変更および修正かされてもよく、かつその
エレメントの代わりに均等物が用いられてもよいことを
当業者は理解しよう。
説明してきたか、この発明の真の範囲から逸脱すること
なく、様々な変更および修正かされてもよく、かつその
エレメントの代わりに均等物が用いられてもよいことを
当業者は理解しよう。
さらに、この発明の教示を、その中心の範囲から逸脱す
ることなく特定の状況または祠料に合わせるために多く
の修正がされてもよい。それゆえに、この発明は、この
発明を実行するために考えられるベストモードとして開
示される特定の実施例に限定されず、しかもこの発明は
、前掲の特許請求の範囲の範囲内に入るすべての実施例
を含むよう意図されている。
ることなく特定の状況または祠料に合わせるために多く
の修正がされてもよい。それゆえに、この発明は、この
発明を実行するために考えられるベストモードとして開
示される特定の実施例に限定されず、しかもこの発明は
、前掲の特許請求の範囲の範囲内に入るすべての実施例
を含むよう意図されている。
第１図は、モノリシックダイ全体を通じて基準電圧を分
布するための、先行技術の典型的な中央の基準発生器の
レイアウトである。 第２図は、モノリシックダイ全体を通じて基準電圧を分
布するだめの、この発明のマスタ基準発生器および複数
のスレーブ基準発生器を示すレイアウトである。 第３図は、この発明のＥＣＬスレーブ基準発生器の概略
回路図である。 第４図は、この発明のＥＣＬスレーブ基準発生器の第２
実施例の概略回路図である。 図において、１４はマスタ基準発生器、１６゜３０およ
び４０はスレーブ基準発生器、１５はモノリシックダイ
、２０はスレーブ基準線、３２および５０は差動比較器
部分、３３は電流バイアス部分、３４および５２は負の
フィードバック部分、５３は高利得カレントミラー部分
、５４は出力ドライバ部分、５６はパワーアップ保護部
分、５８は高域補償部分である。 −３〇 −
布するための、先行技術の典型的な中央の基準発生器の
レイアウトである。 第２図は、モノリシックダイ全体を通じて基準電圧を分
布するだめの、この発明のマスタ基準発生器および複数
のスレーブ基準発生器を示すレイアウトである。 第３図は、この発明のＥＣＬスレーブ基準発生器の概略
回路図である。 第４図は、この発明のＥＣＬスレーブ基準発生器の第２
実施例の概略回路図である。 図において、１４はマスタ基準発生器、１６゜３０およ
び４０はスレーブ基準発生器、１５はモノリシックダイ
、２０はスレーブ基準線、３２および５０は差動比較器
部分、３３は電流バイアス部分、３４および５２は負の
フィードバック部分、５３は高利得カレントミラー部分
、５４は出力ドライバ部分、５６はパワーアップ保護部
分、５８は高域補償部分である。 −３〇 −
Claims (20)
- （１）大きいモノリシック集積回路素子上で用いるため
にマスタ基準発生器を密接にトラッキングする局部に分
布されるＥＣＬスレーブ基準発生器であって、 第１および第２トランジスタから形成される差動比較器
手段を備え、それらのエミッタは第１接続点でともに結
合され、前記第１トランジスタのコレクタは第１抵抗器
を介して供給電位に接続され、前記第２トランジスタの
コレクタは第２抵抗器を介して第２接続点および供給電
位に接続され、前記第１トランジスタのベースは入力マ
スタ基準電圧に接続され、前記第２トランジスタのベー
スは第３接続点に接続され安定スレーブ基準トラッキン
グ電圧を生じ、 第３および第４トランジスタから形成されるカレントミ
ラー手段をさらに備え、それらのエミッタはともにかつ
電圧源に接続され、前記第３トランジスタのベースおよ
びコレクタはともにかつ第４接続点、第３抵抗器の一方
の端部、前記第４トランジスタのベースに接続され、前
記第３抵抗器の他方の端部は第３接続点に接続され、前
記第４トランジスタのコレクタは、前記第１および第２
トラジスタの共通のエミッタに接続され、かつ第５トラ
ンジスタから形成される負のフィードバック手段をさら
に備え、前記第５トランジスタのコレクタは供給電位に
接続され、そのベースは第２接続点に接続され、かつそ
のエミッタは第３接続点に接続されるスレーブ基準発生
器。 - （２）第６トランジスタおよび第４抵抗器から形成され
る出力ドライバ手段をさらに備え、前記第６トランジス
タのコレクタは供給電位に接続され、前記第６トランジ
スタのベースは第２接続点に接続され、前記第６トラン
ジスタのエミッタは、スレーブ基準電圧を生じるために
第５接続点、および第４抵抗器の一方の端部に接続され
、前記第４抵抗器の他方の端部は電圧源に接続される、
特許請求の範囲第１項記載の局部に分布されるＥＣＬス
レーブ基準発生器。 - （３）第７トランジスタから形成されるパワーアップ保
護手段をさらに備え、前記第７トランジスタのコレクタ
は第２接続点に接続され、そのベースは第５接続点に接
続され、かつそのエミッタは第１接続点に接続される、
特許請求の範囲第２項記載の局部に分布されるＥＣＬス
レーブ基準発生器。 - （４）コンデンサから形成される高域補償手段をさらに
備え、前記コンデンサの一方の端部は第２接続点に接続
され、かつその他方の端部は第５接続点に接続される、
特許請求の範囲第３項記載の局部に分布されるＥＣＬス
レーブ基準発生器。 - （５）前記第１ないし第４トランジスタはＮＰＮ形導電
形式である、特許請求の範囲第１項記載の局部に分布さ
れるＥＣＬスレーブ基準発生器。 - （６）前記スレーブ基準発生器は、集積回路の１つのシ
リコンチップ上に形成される、特許請求の範囲第１項記
載の局部に分布されるＥＣＬスレーブ基準発生器。 - （７）前記カレントミラー手段の利得は、第２抵抗器お
よび前記第４トランジスタのエミッタ領域の抵抗値の積
を、第３抵抗器および前記第３トランジスタのエミッタ
領域の抵抗値の積で割った比によって定められる、特許
請求の範囲第１項記載の局部に分布されるＥＣＬスレー
ブ基準発生器。 - （８）１対のトランジスタから形成され、ダーリントン
構成で接続される出力ドライバ手段をさらに備える、特
許請求の範囲第１項記載の局部に分布されるＥＣＬスレ
ーブ基準発生器。 - （９）前記第５トランジスタの代わりにダーリントン構
成が用いられる、特許請求の範囲第８項記載の局部に分
布されるＥＣＬスレーブ基準発生器。 - （１０）大きいモノリシック集積回路素子全体を通じて
位置決めされ、中央のマスタ基準発生器を密接にトラッ
キングし安定スレーブ基準電圧を与える、複数の局部に
分布されるＥＣＬスレーブ基準発生器であって、前記ス
レーブ基準発生器の各々は、 第１および第２トランジスタから形成される差動比較器
手段を備え、それらのエミッタは第１接続点でともに接
続され、前記第１トランジスタのコレクタは第１抵抗器
を介して供給電位に接続され、前記第２トランジスタの
コレクタは第２トランジスタを介して第２接続点および
供給電位に接続され、前記第１トランジスタのベースは
入力マスタ基準電圧に接続され、第２トランジスタのベ
ースは第３接続点に接続され安定スレーブ基準トラッキ
ング電圧を生じ、 第３および第４トランジスタから形成されるカレントミ
ラー手段をさらに備え、それらのエミッタはともにかつ
電圧源に結合され、前記第３トランジスタのベースおよ
びコレクタはともにかつ第４接続点、第３抵抗器の一方
の端部、および前記第４トランジスタのベースに接続さ
れ、前記第３トランジスタの他方の端部は第３接続点に
接続され、前記第４トランジスタのコレクタは、前記第
１および第２トランジスタの共通のエミッタに接続され
、および 第５トランジスタから形成される負のフィードバック手
段をさらに備え、前記第５トランジスタのコレクタは供
給電位に接続され、そのベースは第２接続点に接続され
、かつそのエミッタは第３接続点に接続される、スレー
ブ基準発生器。 - （１１）第６トランジスタおよび第４抵抗器から形成さ
れる出力ドライバ手段をさらに備え、前記第６トランジ
スタのコレクタは供給電位に接続され、前記第６トラン
ジスタのベースは第２接続点に接続され、前記第６トラ
ンジスタのエミッタは、スレーブ基準電圧を生じるため
に第５接続点、および第４抵抗器の一方の端部に接続さ
れ、第４抵抗器の他方の端部は電圧源に接続される、特
許請求の範囲第１０項記載の複数の局部に分布されるＥ
ＣＬスレーブ基準発生器。 - （１２）第７トランジスタから形成されるパワーアップ
保護手段をさらに備え、前記第７トランジスタのコレク
タは第２接続点に接続され、そのベースは第５接続点に
接続され、かつそのエミッタは第１接続点に接続される
、特許請求の範囲第１１項記載の複数の局部に分布され
るＥＣＬスレーブ基準発生器。 - （１３）コンデンサから形成される高域補償手段をさら
に備え、前記コンデンサの一方の端部は第２接続点に接
続され、かつその他方の端部は第５接続点に接続される
、特許請求の範囲第１２項記載の複数の局部に分布され
るＥＣＬスレーブ基準発生器。 - （１４）前記第１ないし第４トランジスタはＮＰＮ形導
電形式である、特許請求の範囲第１０項記載の複数の局
部に分布されるＥＣＬスレーブ基準発生器。 - （１５）前記複数の局部に分布されるＥＣＬスレーブ基
準発生器は、大きいモノリシック集積回路素子の部分と
して形成される、特許請求の範囲第１０項記載の複数の
局部に分布されるＥＣＬスレーブ基準発生器。 - （１６）大きいモノリシック集積回路素子全体を通じて
位置決めされ、中央のマスタ基準発生器を密接にトラッ
キングし安定スレーブ基準電圧を与える複数の局部に分
布されるＥＣＬスレーブ基準発生器であって、前記スレ
ーブ基準発生器の各々は、 第１および第２入力がそれぞれマスタ基準電圧およびス
レーブ基準電圧に結合され、前記マスタ基準電圧および
前記スレーブ基準電圧を比較しかつ差動電圧出力を発生
させる差動比較器手段、前記差動比較器手段に結合され
、前記差動比較器手段を介して流れる定電流を定める電
流源手段、および 前記差動電圧出力に応答して、前記スレーブ基準電圧が
前記マスタ基準電圧を密接にトラッキングするように、
フィードバック電流を前記差動比較器手段の前記第２入
力に供給する負のフィードバック手段を備える、スレー
ブ基準発生器。 - （１７）前記差動比較器手段は、第１および第２トラジ
スタから形成される、特許請求範囲第１６項記載の複数
の局部に分布されるＥＣＬスレーブ基準発生器。 - （１８）前記電流源手段はエミッタ抵抗器から形成され
る、特許請求の範囲第１７項記載の複数の局部に分布さ
れるＥＣＬスレーブ基準発生器。 - （１９）前記負のフィードバックはエミッタフォロアト
ランジスタを備える、特許請求の範囲第１８項記載の複
数の局部に分布されるＥＣＬスレーブ基準発生器。 - （２０）前記トランジスタのすべてはＮＰＮ形導電形式
である、特許請求の範囲第１９項記載の複数の局部に分
布されるＥＣＬスレーブ基準発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/777,888 US4626771A (en) | 1985-09-19 | 1985-09-19 | ECL slave reference generator |
| US777888 | 1991-10-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6267925A true JPS6267925A (ja) | 1987-03-27 |
Family
ID=25111609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61202636A Pending JPS6267925A (ja) | 1985-09-19 | 1986-08-27 | 局部に分布されるｅｃｌスレ−ブ基準発生器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4626771A (ja) |
| EP (1) | EP0219937A3 (ja) |
| JP (1) | JPS6267925A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637626A (ja) * | 1992-03-27 | 1994-02-10 | Toshiba Corp | バイアス電流供給回路 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155210A (ja) * | 1986-12-18 | 1988-06-28 | Fuji Electric Co Ltd | トラツキング回路の異常検出方式 |
| US4931665A (en) * | 1988-04-13 | 1990-06-05 | National Semiconductor Corporation | Master slave voltage reference circuit |
| EP0337314B1 (en) * | 1988-04-13 | 1994-01-12 | National Semiconductor Corporation | Master slave buffer circuit |
| US4894562A (en) * | 1988-10-03 | 1990-01-16 | International Business Machines Corporation | Current switch logic circuit with controlled output signal levels |
| US4990797A (en) * | 1989-09-26 | 1991-02-05 | Analog Devices, Inc. | Reference voltage distribution system |
| JP2683948B2 (ja) * | 1990-06-19 | 1997-12-03 | 三菱電機株式会社 | 半導体集積回路 |
| GB2257272B (en) * | 1991-06-29 | 1995-01-04 | Genrad Ltd | DC level generator |
| US5291455A (en) * | 1992-05-08 | 1994-03-01 | Motorola, Inc. | Memory having distributed reference and bias voltages |
| JPH05327472A (ja) * | 1992-05-15 | 1993-12-10 | Hitachi Ltd | 半導体集積回路装置 |
| US5309039A (en) * | 1992-09-29 | 1994-05-03 | Motorola, Inc. | Power supply dependent input buffer |
| US20070146058A1 (en) * | 2005-12-12 | 2007-06-28 | Jones Philips M | Distribution of electrical reference |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2321662B2 (de) * | 1973-04-28 | 1979-03-29 | Robert Bosch Gmbh, 7000 Stuttgart | Monolithisch integrierter Spannungsregler |
| JPS581215A (ja) * | 1981-06-26 | 1983-01-06 | Hitachi Ltd | 電源装置 |
| JPS6065557A (ja) * | 1983-09-21 | 1985-04-15 | Fujitsu Ltd | 集積回路装置 |
-
1985
- 1985-09-19 US US06/777,888 patent/US4626771A/en not_active Expired - Lifetime
-
1986
- 1986-08-15 EP EP86306330A patent/EP0219937A3/en not_active Withdrawn
- 1986-08-27 JP JP61202636A patent/JPS6267925A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637626A (ja) * | 1992-03-27 | 1994-02-10 | Toshiba Corp | バイアス電流供給回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0219937A3 (en) | 1989-04-19 |
| EP0219937A2 (en) | 1987-04-29 |
| US4626771A (en) | 1986-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4435678A (en) | Low voltage precision current source | |
| US4626771A (en) | ECL slave reference generator | |
| US4599521A (en) | Bias circuit with voltage and temperature compensation for an emitter coupled logic circuit | |
| US5600283A (en) | DC isolated differential oscillator having floating capacitor | |
| US5694076A (en) | Voltage generation circuit with output fluctuation suppression | |
| US4441070A (en) | Voltage regulator circuit with supply voltage ripple rejection to transient spikes | |
| JP2909382B2 (ja) | 集積回路 | |
| US4002931A (en) | Integrated circuit bipolar bootstrap driver | |
| US5003269A (en) | Unity gain amplifier with high slew rate and high bandwidth | |
| US4413226A (en) | Voltage regulator circuit | |
| US6104232A (en) | DC output level compensation circuit | |
| US6529076B2 (en) | Fast saturation recovery operational amplifier input stage | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US5144169A (en) | Operational amplifier circuit | |
| EP0611105B1 (en) | Current source | |
| US6362686B1 (en) | Fast saturation recovery operational amplifier input stage | |
| US5764105A (en) | Push-pull output circuit method | |
| JPH0720059B2 (ja) | トランジスタ回路 | |
| US5065051A (en) | Ecl-ttl level converting circuit | |
| JPS6331214A (ja) | 可変遅延回路 | |
| JP2000323935A (ja) | 高耐圧出力回路 | |
| JP3089735B2 (ja) | 電流出力回路 | |
| JP2827743B2 (ja) | 半導体集積回路装置 | |
| JP2811658B2 (ja) | 論理回路 | |
| JP2752826B2 (ja) | Ｃｍｌ論理回路 |