JPH021400A - 電子素子とそのコンタクトを基板上に設置する方法 - Google Patents

電子素子とそのコンタクトを基板上に設置する方法

Info

Publication number
JPH021400A
JPH021400A JP63316075A JP31607588A JPH021400A JP H021400 A JPH021400 A JP H021400A JP 63316075 A JP63316075 A JP 63316075A JP 31607588 A JP31607588 A JP 31607588A JP H021400 A JPH021400 A JP H021400A
Authority
JP
Japan
Prior art keywords
metal layer
cavity
card
electronic element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63316075A
Other languages
English (en)
Inventor
Jean-Pierre Gloton
ジャン−ピエール　グロトン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics SA
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA, SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics SA
Publication of JPH021400A publication Critical patent/JPH021400A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/02—Manufacture or treatment of conductive package substrates serving as an interconnection, e.g. of metal plates
    • H10W70/027—Mechanical treatments, e.g. deforming, punching or cutting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/048—Mechanical treatments, e.g. punching, cutting, deforming or cold welding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/699—Insulating or insulated package substrates; Interposers; Redistribution layers for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子素子とその電気的接続線を、基板である
例えばＩＤカードや銀行用カードの上に、電子素子がキ
ャビティ内に収容され、かつコンタクトがカード上に配
置されるようにして設置する方法に関するものである。
従来の技術 ＩＤカードが多くの分野で使用されている。使用される
分野としては、特に、銀行用カードやクレジットカード
の分野がある。しかし、長年の間、このようなカードに
は、同定用数値と所有者番号の他には、磁気的読み出し
により同定が可能になる磁気記録のみがなされていた。
数年前から、このようなカードは所有者の同定以外の用
途に使用されるようになっており、特に前払いの用途や
不正行為に対する保護に用いられている。この目的で、
カードには能動電子素子である例えば電子メモリが取り
付けられ、場合によってはこの能動電子素子にマイクロ
プロセサが接続されている。この結果として、このカー
ドは特に銀行に関する用途に使用することができる。
上記の技術により電子素子を搭載したクレジットカード
は多数の方法で製造することができる。
第１の方法によれば、カードの厚さ方向にキャビティを
設けてそこに電子素子を収容する。「積層（ｃｏ−１ａ
ｍｉｎａｔｉｏｎ）　Ｊ法として知られる別の方法によ
れば、プラスチック材料である例えばポリエポキシ、ポ
リエチレン、塩化ポリビニルからなる薄い複数の層を素
子の周囲に積層させる。これら方法を実行するにあたっ
ては、カードの表面に堆積された金属層と電子素子の端
子を電気的に接続するためにさらに様々な操作が実行さ
れる。
カード内に設けられたキャビティに電子素子を収容し、
このカード上に金属層を堆積させ、このカードの端子と
金属層の間の接続を実現するための方法の１つは、第１
図に図示されているように、非導電性である例えばポリ
エポキシからなるフィルム１を使用することである。こ
のフィルムは、一方の側にチップ（参照番号２）の形態
の電子素子を備え、他方の側には金属部分のないスペー
ス６と７によって相互に分離された金属層３．４．５を
備える。これら金属層３．４．５は穴８．９．１０を介
してフィルム１の他方の側と連通しており、これら穴を
通って導電ワイヤ１１．１２．１３の端部が公知の任意
の手段、例えば導電性接着剤によって対応する金属層に
接続される。各導電ワイヤの他端は、チップ２の出力端
子１４．１５または１６に接続される。
上記の操作が終了すると、チップ２を樹脂でコーティン
グし、この（封脂を熱で硬化させてチ、ノブを封止する
。次いでチップをカードのキャビティ内の所定の位置に
収容することができる。金属層は、単に、チップを嵌め
込み、支持用フィルム１を、必要な大きさに切断した後
にカードに接合するだけでキャビティの縁部に配置する
ことができる。
発明が解決しようとする課題 ここに簡単に説明した方法には以下の欠点がある。すな
わち、フィルム１と、金属層３．４．５を保持するため
の接着剤とは１５０℃を越える温度には耐えることでき
ない。この結果として、チップ２を封止するのに使用さ
れる樹脂の硬化に要する時間が著しく長くなる。これは
、特に自動製造ラインでのコスト増となる。
そこで、本発明の目的は、電子素子とその電気的接続線
を基板上に設置するにあたって、コーティング用の樹脂
をより高温で硬化させることが可能であるために硬化時
間が短縮され、従ってコストが安くなる方法を利用する
ことにより上記の問題点を解決することである。
課題を解決するための手段 従って、本発明によれば、電子素子を収容するキャビテ
ィを有する基板上に電子素子とその電気的接続線を設置
する方法であって、 ａ）ウェハなどの作業用基板上に金属層を堆積させ、 ｂ）電子素子をこの金属層に固定し、 Ｃ）この電子素子の出力端子を上記金属層の所定の位置
に電気的に接続し、 ｄ）上記基板上の電子素子と金属層とで形成されたユニ
ットを、この電子素子とその電気的接続線がキャビティ
内に収容されて上記基板に固定されるように設置し、 ｅ）上記金属層を互いに電気的に絶縁された複数の領域
に分割して各コンタクト領域を上記電子素子の出力端子
に対応させる操作を含むことを特徴とする方法が提供さ
れる。
本発明の他の特徴ならびに利点は、添付の図面を参照し
た特別な実施例に関する以下の説明によってさらによく
理解できよう。
実施例 第１図は従来技術に対応するため、既に従来の技術の項
で説明した。
第２図には、本発明の第１の操作である作業用支持体（
図示せず）上に例えばニッケルからなる金属層２０を形
成する操作が図示されている。この金属層は厚さが−様
で数十ミクロン、例えば８０ミクロンである。電子素子
２１は接着剤２２によってこの金属層の中央に固定され
ている。電子素子はカプセルの形態であり、コーティン
グは樹脂を用いてなされる。このカプセルの上には電気
的出力端子２３が露出しており、公知の任意の方法で導
電ワイヤ２４によって金属層２０の所定の接続位置２５
に接続される。
もちろん、本発明の別の方法によれば、コーティングさ
れていない電子素子をまず最初に金属層に固定すること
もできる。次に、電気的接続を形成する。次いで電子素
子と電気的接続線を封止する操作を実行してこれら２つ
の要素をシールドする。
第２図に示したユニットが利用できるようになると、次
の操作はこのユニットをＩＤカード３０に接続する操作
（第３図）である。この目的で、カードはキャビティ３
１を備えている。このキャビティには電子素子２Ｉとそ
の電気的接続用の導電ワイヤ２４と接続位置２５が収容
される。これは、第２図に示したユニットを裏返すこと
により実現される。
この操作においては、金属層２００周辺部は、カード３
０のうちのキャビティ３１を取り囲む上面と接触する。
この周辺部は、公知の任意の手段、例えば接着剤によっ
てこの上面に固定される。
第２の操作は、金属層２０を分割して電気的接続のため
のコンタクト領域３２を得る操作である。これら領域は
もちろん互いに電気的に絶縁されている。分割パターン
は、例えば第３図に示したパターンである。このパター
ンでは８つのコンタクト領域が得られる。
この分割操作は様々な方法で実行することができる。そ
の中には、マスクを用いた化学的エツチングや、機械的
微小研削またはレーザ装置による金属の機械的除去が含
まれる。もちろん、この分割操作は深さ方向が金属層の
厚さに限定される。
従って、電子素子２１のパッケージが大きく傷むことは
ない。
様々な理由で、コンタクト領域３２の外面は一般に金で
コーティングされる。この目的で、分割操作の前に金の
層を堆積させる。この場合、分割位置の金コーティング
を除去する必要がある。これは、機成的研削法、レーザ
研削法、またはマスクを用いた化学的エツチング法によ
り実現される。
ここに説明した方法ではコンタクトをフィルムに固定す
るのに支持用フィルムも接着剤も使用していない。この
ため操作が簡単になり、従って封止操作において上記の
２つの要素に対して課される可能性のある温度の制約を
回避することができる。
【図面の簡単な説明】
第１図は、従来技術による電子素子の支持用フィルムと
この電子素子の電気的接続の斜視図である。 第２図は−様な金属層に接合された電子素子の斜視図で
あり、この金属層には、電子素子の出力端子が電気的に
接続されている。 第３図は、第２図のユニットが接合されたカードの斜視
図であり、この図は、本発明の方法の最後の操作を示し
ている。 （主な参照番号） １・・フィルム、　　　　　２・・チップ、３．４．５
．２０・・金属層、 ６．７・・スペース、 ８．９．１０・・穴、 １１．１２．１３．２４・・導電ワイヤ、１４．１５．
１６．２３・・出力端子、２１・・電子素子、　　　　
２２・・接着剤、３０・・カード、　　　　　　３１・
・キャビティ、３２・・コンタクト領域 代 理 人

Claims (5)

    【特許請求の範囲】
  1. （１）電子素子を収容するキャビティを有する基板上に
    電子素子とその電気的接続線を設置する方法であって、 ａ）ウェハなどの作業用基板上に金属層を堆積させ、 ｂ）電子素子をこの金属層に固定し、 ｃ）この電子素子の出力端子を上記金属層の所定の位置
    に電気的に接続し、 ｄ）上記基板上の電子素子と金属層とで形成されたユニ
    ットを、この電子素子とその電気的接続線がキャビティ
    内に収容されて上記基板に固定されるように設置し、 ｅ）上記金属層を互いに電気的に絶縁された複数の領域
    に分割して各コンタクト領域を上記電子素子の出力端子
    に対応させる操作を含むことを特徴とする方法。
  2. （２）上記電気的接続操作の後に、上記電子素子のとそ
    の電気的接続線を適当な樹脂内に封止する操作をさらに
    実行することを特徴とする請求項１に記載の方法。
  3. （３）金属層を分割する上記操作を、マスクを利用した
    化学的エッチング法により実行することを特徴とする請
    求項１または２に記載の方法。
  4. （４）金属層を分割する上記操作を、機械的微小研削に
    より実行することを特徴とする請求項１または２に記載
    の方法。
  5. （５）金属層を分割する上記操作を、レーザ装置を用い
    た微小研削により実行することを特徴とする請求項１ま
    たは２に記載の方法。
JP63316075A 1987-12-14 1988-12-14 電子素子とそのコンタクトを基板上に設置する方法 Pending JPH021400A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8717387 1987-12-14
FR8717387A FR2624652B1 (fr) 1987-12-14 1987-12-14 Procede de mise en place sur un support, d'un composant electronique, muni de ses contacts

Publications (1)

Publication Number Publication Date
JPH021400A true JPH021400A (ja) 1990-01-05

Family

ID=9357824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63316075A Pending JPH021400A (ja) 1987-12-14 1988-12-14 電子素子とそのコンタクトを基板上に設置する方法

Country Status (5)

Country Link
EP (1) EP0321326B1 (ja)
JP (1) JPH021400A (ja)
KR (1) KR890010739A (ja)
DE (1) DE3881360T2 (ja)
FR (1) FR2624652B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466967A (en) * 1988-10-10 1995-11-14 Lsi Logic Products Gmbh Lead frame for a multiplicity of terminals
DE3834361A1 (de) * 1988-10-10 1990-04-12 Lsi Logic Products Gmbh Anschlussrahmen fuer eine vielzahl von anschluessen
US5270570A (en) * 1988-10-10 1993-12-14 Lsi Logic Products Gmbh Lead frame for a multiplicity of terminals
DE4224103A1 (de) * 1992-07-22 1994-01-27 Manfred Dr Ing Michalk Miniaturgehäuse mit elektronischen Bauelementen
JPH06312593A (ja) 1993-04-28 1994-11-08 Toshiba Corp 外部記憶装置、外部記憶装置ユニットおよび外部記憶装置の製造方法
JPH0737049A (ja) * 1993-07-23 1995-02-07 Toshiba Corp 外部記憶装置
DE4326816A1 (de) * 1993-08-10 1995-02-16 Giesecke & Devrient Gmbh Elektronisches Modul für Karten und Herstellung eines solchen Moduls
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
JPH0964240A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法
US6022763A (en) * 1996-05-10 2000-02-08 Kabushiki Kaisha Toshiba Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
JPH10302030A (ja) * 1997-02-28 1998-11-13 Toshiba Corp 接続装置、および情報処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3029667A1 (de) * 1980-08-05 1982-03-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-baustein
FR2579798B1 (fr) * 1985-04-02 1990-09-28 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques pour cartes a microcircuits et modules obtenus selon ce procede
GB2178894B (en) * 1985-08-06 1988-07-27 Gen Electric Co Plc Preparation of fragile devices

Also Published As

Publication number Publication date
EP0321326B1 (fr) 1993-05-26
FR2624652B1 (fr) 1990-08-31
KR890010739A (ko) 1989-08-10
FR2624652A1 (fr) 1989-06-16
DE3881360D1 (de) 1993-07-01
EP0321326A1 (fr) 1989-06-21
DE3881360T2 (de) 1993-09-02

Similar Documents

Publication Publication Date Title
US4943464A (en) Electronic component support for memory card and product obtained thereby
US5041395A (en) Method of encapsulating an integrated circuit using a punched metal grid attached to a perforated dielectric strip
CN1881241B (zh) 非接触式数据载体及其制造方法
US4709254A (en) Carrier element for an IC module
KR100358578B1 (ko) 칩 카드 모듈, 그 모듈을 포함하는 조합 칩 카드 및 그 제조 방법
US6207473B1 (en) Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and IC card
US4999742A (en) Electronic module for a small portable object such as a card or a key incorporating an integrated circuit
US20190035837A1 (en) Solid image-pickup device with flexible circuit substrate
TWI405129B (zh) 智慧卡本體、智慧卡及其製程
US5898216A (en) Micromodule with protection barriers and a method for manufacturing the same
JPH021400A (ja) 電子素子とそのコンタクトを基板上に設置する方法
JP2002203939A (ja) 集積型電子部品及びその集積方法
US5182420A (en) Method of fabricating metallized chip carriers from wafer-shaped substrates
US3662230A (en) A semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
JP2761501B2 (ja) 電子素子とその電気的接続線を基板上に設置する方法とこの方法により得られる製品
JPH0678038B2 (ja) 超小形電子回路カードの製造方法
JP2001516148A (ja) 誘電性絶縁を備えるシリコンセグメントを垂直に相互接続する方法
USRE36356E (en) Electronic component support for memory card and product obtained thereby
US4941257A (en) Method for fixing an electronic component and its contacts to a support
USRE35578E (en) Method to install an electronic component and its electrical connections on a support, and product obtained thereby
USRE35385E (en) Method for fixing an electronic component and its contacts to a support
JP4386570B2 (ja) 安全集積回路デバイスとその製造方法
JPS61287238A (ja) 半導体装置の製造方法
JPH11213119A (ja) 複合型ｉｃカード
JP2664730B2 (ja) Ｉｃカードおよびｉｃモジュール