JPH0214073U - - Google Patents
Info
- Publication number
- JPH0214073U JPH0214073U JP9195388U JP9195388U JPH0214073U JP H0214073 U JPH0214073 U JP H0214073U JP 9195388 U JP9195388 U JP 9195388U JP 9195388 U JP9195388 U JP 9195388U JP H0214073 U JPH0214073 U JP H0214073U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- logic signal
- high level
- low level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007704 transition Effects 0.000 claims 2
- 230000000630 rising effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
Description
第１図、第７図は本考案のブロツク図、第２，
３図はリトリガラブルワンシヨツト回路の説明図
、第４図、第８図は本考案の動作説明図、第５図
は従来のブロツク図、第６図は従来の説明図であ
る。 １：マイクロプロセツサ、２：ＲＯＭ、３：Ｒ
ＡＭ、４：アドレスデコーダ回路、５：ゲート回
路、６：アドレスバス、７：データバス、８：デ
コード信号、９，１０：リトリガラブルワンシヨ
ツト回路、１３：インバータ回路。第９図は本考
案第２の実施例を示す図。
３図はリトリガラブルワンシヨツト回路の説明図
、第４図、第８図は本考案の動作説明図、第５図
は従来のブロツク図、第６図は従来の説明図であ
る。 １：マイクロプロセツサ、２：ＲＯＭ、３：Ｒ
ＡＭ、４：アドレスデコーダ回路、５：ゲート回
路、６：アドレスバス、７：データバス、８：デ
コード信号、９，１０：リトリガラブルワンシヨ
ツト回路、１３：インバータ回路。第９図は本考
案第２の実施例を示す図。
Claims (1)
- 【実用新案登録請求の範囲】 １ 論理信号の高レベル、低レベルあるいはそれ
らのレベルの遷移状態を判別する回路において、
論理信号の立上り をトリガーとしてある
一定期間のパルス信号を発生するワンシヨツト回
路の出力信号と論理信号自身の高レベル、低レベ
ルをある間隔で判別する信号判別回路。 ２ 論理信号の高レベル、低レベルあるいはそれ
らのレベルの遷移状態を判別する回路において、
論理信号の立上り及び立下りをトリガーとしてあ
る一定期間のパルス信号を発生するワンシヨツト
回路の各々の出力信号と論理信号自身の高レベル
、低レベルをある間隔で判別する信号判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9195388U JPH076545Y2 (ja) | 1988-07-13 | 1988-07-13 | 信号判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9195388U JPH076545Y2 (ja) | 1988-07-13 | 1988-07-13 | 信号判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0214073U true JPH0214073U (ja) | 1990-01-29 |
| JPH076545Y2 JPH076545Y2 (ja) | 1995-02-15 |
Family
ID=31316411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9195388U Expired - Lifetime JPH076545Y2 (ja) | 1988-07-13 | 1988-07-13 | 信号判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH076545Y2 (ja) |
-
1988
- 1988-07-13 JP JP9195388U patent/JPH076545Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH076545Y2 (ja) | 1995-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0214073U (ja) | ||
| EP0952549A3 (en) | Edge transition detection disable circuit to alter memory device operating characteristics | |
| EP0257650A3 (en) | Microprocessor | |
| NO840908L (no) | Ny mutantstamme av clostridum thermoacericum, samt anvendelse av den ved fremstilling av eddiksyre | |
| JPS6266304U (ja) | ||
| JPS63168548U (ja) | ||
| JPH0214150U (ja) | ||
| JPH0330149U (ja) | ||
| KR940008120Y1 (ko) | 디스플레이용 메모리 제어회로 | |
| JPS61197578U (ja) | ||
| JPH02149424U (ja) | ||
| JPS6097998U (ja) | 電動シヤツタ−の安全回路 | |
| JPH0227237U (ja) | ||
| JPS648669U (ja) | ||
| JPS61185144U (ja) | ||
| JPS59194091U (ja) | スヌ−ズ付アラ−ム時計 | |
| JPS6341963U (ja) | ||
| JPS63175247U (ja) | ||
| JPH01100240U (ja) | ||
| JPS63195669U (ja) | ||
| JPS6396655U (ja) | ||
| JPS60107161A (ja) | Ｃｐｕ周辺ｌｓｉの出力デイセ−ブル回路 | |
| JPH033051U (ja) | ||
| JPH02119742U (ja) | ||
| JPS59148338U (ja) | サ−マルプリンタ |