JPS63175247U - - Google Patents
Info
- Publication number
- JPS63175247U JPS63175247U JP6244088U JP6244088U JPS63175247U JP S63175247 U JPS63175247 U JP S63175247U JP 6244088 U JP6244088 U JP 6244088U JP 6244088 U JP6244088 U JP 6244088U JP S63175247 U JPS63175247 U JP S63175247U
- Authority
- JP
- Japan
- Prior art keywords
- scan
- address
- circuit
- logic
- polarity flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
第１図が従来のスキヤンアウト機能についてブ
ロツク図で示した図、第２図が本考案の１実施例
を示した図である。 図において、１はデータ処理装置、２はスキヤ
ンアウト制御部、２１はスキヤンアウトアドレス
レジスタ、２２，２３は選択回路、２４は排他的
論理和回路、２５は論理積回路である。
ロツク図で示した図、第２図が本考案の１実施例
を示した図である。 図において、１はデータ処理装置、２はスキヤ
ンアウト制御部、２１はスキヤンアウトアドレス
レジスタ、２２，２３は選択回路、２４は排他的
論理和回路、２５は論理積回路である。
Claims (1)
- 【実用新案登録請求の範囲】 スキヤンアウト機能を有するデータ処理装置に
おいて、 スキヤンアウトアドレスの一部に、そのアドレ
スに対応する論理素子が正論理であるか、負論理
であるかを示す極性フラグを付加し、 スキヤンアウト機構の出力部において、前期ス
キヤンアウトアドレスに対応して、特定装置から
送られてくるスキヤンアウト結果と、前記スキヤ
ンアウトアドレス内の極性フラグとの排他的論理
和をとる回路と、 前記スキヤンアウトアドレスの装置指定アドレ
スをデコードして、選択された装置の電源がオフ
の状態の時は、該装置のスキヤンアウト結果を強
制的に論理“０”にする回路とを設けることを特
徴とするスキヤンアウト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6244088U JPH035953Y2 (ja) | 1988-05-12 | 1988-05-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6244088U JPH035953Y2 (ja) | 1988-05-12 | 1988-05-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63175247U true JPS63175247U (ja) | 1988-11-14 |
| JPH035953Y2 JPH035953Y2 (ja) | 1991-02-15 |
Family
ID=30896722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6244088U Expired JPH035953Y2 (ja) | 1988-05-12 | 1988-05-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH035953Y2 (ja) |
-
1988
- 1988-05-12 JP JP6244088U patent/JPH035953Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH035953Y2 (ja) | 1991-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59155626U (ja) | 携帯形コンピユ−タ装置 | |
| JPS63179548U (ja) | ||
| JPH01104566U (ja) | ||
| JPS601037U (ja) | 二者択一回路 | |
| JPS5860599U (ja) | アクチユエ−タ駆動回路 | |
| JPS63191729U (ja) | ||
| JPS6061819U (ja) | ミユ−テイング制御装置 | |
| JPS5933334U (ja) | フリツプフロツプ回路 | |
| JPH01138143U (ja) | ||
| JPS605537U (ja) | 小型電子式計算機 | |
| JPS6439536U (ja) | ||
| JPH0235229U (ja) | ||
| JPS5847945U (ja) | 要求信号処理回路 | |
| JPS59194091U (ja) | スヌ−ズ付アラ−ム時計 | |
| JPS5914426U (ja) | 入力回路 | |
| JPS6421451U (ja) | ||
| JPH0246266U (ja) | ||
| JPS6341930U (ja) | ||
| JPH02120942U (ja) | ||
| JPH0280863U (ja) | ||
| JPS62175352U (ja) | ||
| JPS58150141U (ja) | マイクロコンピユ−タのインタ−ラプト回路 | |
| JPS6010307U (ja) | プロセス制御装置 | |
| JPS5897800U (ja) | メモリ装置 | |
| JPS61128745U (ja) |