JPH05175737A - サンプルホールド型位相比較回路 - Google Patents
サンプルホールド型位相比較回路Info
- Publication number
- JPH05175737A JPH05175737A JP3313437A JP31343791A JPH05175737A JP H05175737 A JPH05175737 A JP H05175737A JP 3313437 A JP3313437 A JP 3313437A JP 31343791 A JP31343791 A JP 31343791A JP H05175737 A JPH05175737 A JP H05175737A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- capacitor
- voltage
- hold type
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 8
- 230000003111 delayed effect Effects 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000007600 charging Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000010277 constant-current charging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/005—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which one of the oscillations is, or is converted into, a signal having a special waveform, e.g. triangular
- H03D13/006—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which one of the oscillations is, or is converted into, a signal having a special waveform, e.g. triangular and by sampling this signal by narrow pulses obtained from the second oscillation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Measuring Phase Differences (AREA)
- Measurement Of Current Or Voltage (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 サンプルホールド型位相比較器において、サ
ンプル用のアナログスイッチのオンオフによるノイズ
（リファレンスリーク）を除去する。 【構成】 全く同一構成で統一性能の２つのサンプルホ
ールド型位相比較器を設ける。一方で、基準信号REF と
被位相比較信号SIG との位相差に対応する電圧ＶA を出
力する。他方で、基準信号REF とその一定遅延信号REF
′との位相差に対応する電圧ＶB を出力する。減算器
２でＶA とＶB との差電圧Ｖ0 を得て、回路出力とす
る。この減算により、アナログスイッチ１０のフィール
ドスルーによるリファレンスリークを除去できる。
ンプル用のアナログスイッチのオンオフによるノイズ
（リファレンスリーク）を除去する。 【構成】 全く同一構成で統一性能の２つのサンプルホ
ールド型位相比較器を設ける。一方で、基準信号REF と
被位相比較信号SIG との位相差に対応する電圧ＶA を出
力する。他方で、基準信号REF とその一定遅延信号REF
′との位相差に対応する電圧ＶB を出力する。減算器
２でＶA とＶB との差電圧Ｖ0 を得て、回路出力とす
る。この減算により、アナログスイッチ１０のフィール
ドスルーによるリファレンスリークを除去できる。
Description
【０００１】
【技術分野】本発明はサンプルホールド型位相比較回路
に関し、特に通信装置等に使用されるＰＬＬ（フェイズ
ロックドループ）回路内の位相比較器として広く採用さ
れているサンプルホールド型位相比較回路に関するもの
である。
に関し、特に通信装置等に使用されるＰＬＬ（フェイズ
ロックドループ）回路内の位相比較器として広く採用さ
れているサンプルホールド型位相比較回路に関するもの
である。
【０００２】
【従来技術】従来のこの種のサンプルホールド型位相比
較回路の例を図５に示す。ＰチャンネルＭＯＳトランジ
スタ１７と抵抗１８とにより電流設定回路が構成されて
いる。 抵抗１８には、電源電圧ＶDDからトランジスタ
１７のゲートソース間電圧ＶGSを差引いた電圧が印加さ
れているので、この抵抗１８（ＲB ）に流れる電流ＩB
は、 ＩB ＝ＶDD−ＶGS／ＲB ……（１） となる。
較回路の例を図５に示す。ＰチャンネルＭＯＳトランジ
スタ１７と抵抗１８とにより電流設定回路が構成されて
いる。 抵抗１８には、電源電圧ＶDDからトランジスタ
１７のゲートソース間電圧ＶGSを差引いた電圧が印加さ
れているので、この抵抗１８（ＲB ）に流れる電流ＩB
は、 ＩB ＝ＶDD−ＶGS／ＲB ……（１） となる。
【０００３】Ｐチャンネルトランジスタ１６はトランジ
スタ１７と共にカレントミラーを構成しており、よって
そのドレイン電流ＩD は、 ＩD ＝ＩB ・Ｎ ……（２） となる。但し、 Ｎ＝（Ｗ16／Ｌ16）・（Ｌ17／Ｗ17） Ｗ16，Ｗ17：各トランジスタ１６，１７のチャンネル幅 Ｌ16，Ｌ17：各トランジスタ１６，１７のチャンネル長 である。
スタ１７と共にカレントミラーを構成しており、よって
そのドレイン電流ＩD は、 ＩD ＝ＩB ・Ｎ ……（２） となる。但し、 Ｎ＝（Ｗ16／Ｌ16）・（Ｌ17／Ｗ17） Ｗ16，Ｗ17：各トランジスタ１６，１７のチャンネル幅 Ｌ16，Ｌ17：各トランジスタ１６，１７のチャンネル長 である。
【０００４】ＶDDは一定であり、ＶGSもトランジスタＧ
m 、スレッショルド電圧、ドレイン電流等でほぼ決まる
値であり、結局ＩB とＩD はＲB によってきまる。この
電流は、アナログスイッチ１２で断続され、コンデンサ
８に供給される。
m 、スレッショルド電圧、ドレイン電流等でほぼ決まる
値であり、結局ＩB とＩD はＲB によってきまる。この
電流は、アナログスイッチ１２で断続され、コンデンサ
８に供給される。
【０００５】すなわち、コンデンサ８には、アナログス
イッチ１２がオンの時一定の電流が流れ、充電電圧は直
線的に増大する。充電された電圧はアナログスイッチ１
２がオフの間にアナログスイッチ１０とコンデンサ６、
バッファアンプ４で構成されるサンプルホールド回路で
サンプル及びホールドされ、その出力電圧Ｖ0 が位相比
較結果として出力される。
イッチ１２がオンの時一定の電流が流れ、充電電圧は直
線的に増大する。充電された電圧はアナログスイッチ１
２がオフの間にアナログスイッチ１０とコンデンサ６、
バッファアンプ４で構成されるサンプルホールド回路で
サンプル及びホールドされ、その出力電圧Ｖ0 が位相比
較結果として出力される。
【０００６】図６は図５におけるスイッチ１０，１２，
１４の各制御信号ＳＣ，ＳＡ，ＳＢを生成するためのス
イッチドライバを示しており、クロック信号CLK 及び基
準信号REF 、更には被位相比較信号SIG を入力として、
図８に示す如き各制御信号ＳＡ，ＳＢ，ＳＣを夫々生成
するものである。
１４の各制御信号ＳＣ，ＳＡ，ＳＢを生成するためのス
イッチドライバを示しており、クロック信号CLK 及び基
準信号REF 、更には被位相比較信号SIG を入力として、
図８に示す如き各制御信号ＳＡ，ＳＢ，ＳＣを夫々生成
するものである。
【０００７】次に図８のタイミングチャートを用いて、
出力端子１の出力Ｖ0 が基準信号REF と被位相比較信号
SIG との位相差に直線的に対応する値になることを説明
する。図８に示す様に、信号SIG と信号REF の位相差θ
ラジアンとする。信号ＳＡは信号REF の立上りから信号
SIG の立上りにいたるθラジアンに相当する期間“１”
になり、その他は“０”である。
出力端子１の出力Ｖ0 が基準信号REF と被位相比較信号
SIG との位相差に直線的に対応する値になることを説明
する。図８に示す様に、信号SIG と信号REF の位相差θ
ラジアンとする。信号ＳＡは信号REF の立上りから信号
SIG の立上りにいたるθラジアンに相当する期間“１”
になり、その他は“０”である。
【０００８】信号ＳＡが“１”の時、スイッチ１２がオ
ンし、コンデンサ８が充電される。このときのコンデン
サ４の最終的な充電電圧Ｖ1 は、 Ｖ1 ＝ＩD ・θ・Ｔ／（２π・Ｃ8 ） となる。尚、Ｃ8 はコンデンサ８の容量、Ｔは信号REF
の周期を示す。
ンし、コンデンサ８が充電される。このときのコンデン
サ４の最終的な充電電圧Ｖ1 は、 Ｖ1 ＝ＩD ・θ・Ｔ／（２π・Ｃ8 ） となる。尚、Ｃ8 はコンデンサ８の容量、Ｔは信号REF
の周期を示す。
【０００９】上式に（１）式、（２）式を代入すると、 Ｖ1 ＝θ・Ｔ・Ｎ・（ＶDD−ＶGS）／（２π・Ｃ8 ・ＲB ） ＝Ｋ・θ／（ＲB ・Ｃ8 ) ……（３） Ｋ＝Ｔ・Ｎ・（ＶDD−ＶGS）／２π ……（４） となる。
【００１０】すなわち、充電終了直後の電圧Ｖ1 は位相
差θに比例し、コンデンサ８の容量値と抵抗ＲB に逆比
例することがわかる。スイッチ１０は、スイッチ１２が
オフになった直後に、信号ＳＣによってオンする。これ
によって、ホールドコンデンサ６にコンデンサ８に充電
されていた電荷が供給され、電圧Ｖ1 がサンプリングさ
れる。コンデンサ６の容量値Ｃ6 がＣ8 にくらべて充分
小さければサンプリング後の電圧Ｖ1 ′はＶ1 にほぼ等
しい。
差θに比例し、コンデンサ８の容量値と抵抗ＲB に逆比
例することがわかる。スイッチ１０は、スイッチ１２が
オフになった直後に、信号ＳＣによってオンする。これ
によって、ホールドコンデンサ６にコンデンサ８に充電
されていた電荷が供給され、電圧Ｖ1 がサンプリングさ
れる。コンデンサ６の容量値Ｃ6 がＣ8 にくらべて充分
小さければサンプリング後の電圧Ｖ1 ′はＶ1 にほぼ等
しい。
【００１１】一定時間後に信号ＳＣが“０”になり、ア
ナログスイッチ１０がオフになると、電圧Ｖ1 ′はコン
デンサ６にホールドされ、バッアァアンプ４を介して位
相比較結果として出力される。その後信号ＳＢによりス
イッチ１４が一定期間オンし、コンデンサ８に充電され
た電荷を放電する。
ナログスイッチ１０がオフになると、電圧Ｖ1 ′はコン
デンサ６にホールドされ、バッアァアンプ４を介して位
相比較結果として出力される。その後信号ＳＢによりス
イッチ１４が一定期間オンし、コンデンサ８に充電され
た電荷を放電する。
【００１２】以下、上記の動作が繰返され、結果的に、
信号SIG と信号REF との位相差に直線的に対応する直流
電圧出力Ｖ0 が得られる。以上がサンプルホールド型位
相比較器の原理である。
信号SIG と信号REF との位相差に直線的に対応する直流
電圧出力Ｖ0 が得られる。以上がサンプルホールド型位
相比較器の原理である。
【００１３】このタイプのサンプルホールド型位相比較
器では、電圧位相変換係数Ｋは、（３）式から、 Ｋ＝Ｖ1 ／θ＝Ｋ・／（Ｃ8 ・ＲB ） ……（５） となる。
器では、電圧位相変換係数Ｋは、（３）式から、 Ｋ＝Ｖ1 ／θ＝Ｋ・／（Ｃ8 ・ＲB ） ……（５） となる。
【００１４】従来のサンプルホールド型位相比較器で
は、定電流充電用のランプコンデンサ８及びホールドコ
ンデンサ６の容量値を充分大きな値にすることによっ
て、アナログスイッチ１０によるフィールドスルー（以
下に詳述する）を小さくできリファレンスリークを小さ
く抑えることができる。
は、定電流充電用のランプコンデンサ８及びホールドコ
ンデンサ６の容量値を充分大きな値にすることによっ
て、アナログスイッチ１０によるフィールドスルー（以
下に詳述する）を小さくできリファレンスリークを小さ
く抑えることができる。
【００１５】ところが、近年、小型低消費電力化の観点
から、ランプコンデンサ８やホールドコンデンサ６を小
さくし、ＬＳＩに内蔵する必要性が増大している。この
場合は、大きな容量値を得ることが難しくなり、アナロ
グスイッチ１０によるフィールドスルーが無視できなく
なる。
から、ランプコンデンサ８やホールドコンデンサ６を小
さくし、ＬＳＩに内蔵する必要性が増大している。この
場合は、大きな容量値を得ることが難しくなり、アナロ
グスイッチ１０によるフィールドスルーが無視できなく
なる。
【００１６】アナログスイッチは、図７に示すようにこ
れを構成するCMOSトランジスタ３７，３８による寄生容
量４０〜４３を駆動端子と信号経路との間に有してい
る。巨大な論理振幅を有する駆動信号Ｓが入力される
と、これらの寄生容量を介して信号端子ＩＮ、OUT に漏
込み雑音となる。特にアナログスイッチ１０による駆動
信号の漏込みは、図８の拡大図に示す様に、出力電圧Ｖ
0 のリップルとなって現れる。このリップルは丁度、信
号REF と同じ周波数であるから、リファレンスリークに
相当するのである。
れを構成するCMOSトランジスタ３７，３８による寄生容
量４０〜４３を駆動端子と信号経路との間に有してい
る。巨大な論理振幅を有する駆動信号Ｓが入力される
と、これらの寄生容量を介して信号端子ＩＮ、OUT に漏
込み雑音となる。特にアナログスイッチ１０による駆動
信号の漏込みは、図８の拡大図に示す様に、出力電圧Ｖ
0 のリップルとなって現れる。このリップルは丁度、信
号REF と同じ周波数であるから、リファレンスリークに
相当するのである。
【００１７】以上の如く従来回路では、ＬＳＩにコンデ
ンサ等を内蔵し小型低消費電力化する場合にはリファレ
ンスリークの増大が避けられず、本来のサンプルホール
ド型位相比較器の利点が発揮できない恐れがある。
ンサ等を内蔵し小型低消費電力化する場合にはリファレ
ンスリークの増大が避けられず、本来のサンプルホール
ド型位相比較器の利点が発揮できない恐れがある。
【００１８】
【発明の目的】本発明の目的は、サンプルホールド用の
アナログスイッチをオンオフ制御する制御信号に起因す
るノイズであるいわゆるリファレンスリークが出力に重
畳されることがないようにしたサンプルホールド型位相
比較回路を提供することである。
アナログスイッチをオンオフ制御する制御信号に起因す
るノイズであるいわゆるリファレンスリークが出力に重
畳されることがないようにしたサンプルホールド型位相
比較回路を提供することである。
【００１９】
【発明の構成】本発明によるサンプルホールド型位相比
較回路は、基準信号と被位相比較信号との位相差に対応
した期間定電流で第１のコンデンサを充電する第１の充
電手段と、このコンデンサの充電電圧をサンプルホール
ドする第１のサンプルホールド手段と、前記基準信号を
一定時間遅延する遅延手段と、この遅延出力と前記基準
信号との位相差に対応した期間前記定電流で第２のコン
デンサを充電する第２の充電手段と、この第２のコンデ
ンサの充電電圧をサンプルホールドする第２のサンプル
ホールド手段と、前記第１及び第２のサンプルホールド
手段の差電圧を出力する減算手段とを含むことを特徴と
する。
較回路は、基準信号と被位相比較信号との位相差に対応
した期間定電流で第１のコンデンサを充電する第１の充
電手段と、このコンデンサの充電電圧をサンプルホール
ドする第１のサンプルホールド手段と、前記基準信号を
一定時間遅延する遅延手段と、この遅延出力と前記基準
信号との位相差に対応した期間前記定電流で第２のコン
デンサを充電する第２の充電手段と、この第２のコンデ
ンサの充電電圧をサンプルホールドする第２のサンプル
ホールド手段と、前記第１及び第２のサンプルホールド
手段の差電圧を出力する減算手段とを含むことを特徴と
する。
【００２０】
【実施例】次に、本発明の実施例を図面を用いて説明す
る。
る。
【００２１】図１は本発明の実施例の回路図であり、図
５と同等部分は同一符号により示している。図５の従来
例と異なるのは、基準信号REF と被位相比較信号SIG と
の位相差に応じた出力電圧ＶA を出力する第１のサンプ
ルホールド型位相比較器（図５の回路と同一であり、ト
ランジスタ１６，アナログスイッチ１０，１２，１４、
コンデンサ８，６、バッファアンプ４で構成される）の
他に、第２のサンプルホールド型位相比較器（トランジ
スタ１５、アナログスイッチ９，１１，１３、コンデン
サ７，５、バッファアンプ３で構成される）を有してい
る点である。
５と同等部分は同一符号により示している。図５の従来
例と異なるのは、基準信号REF と被位相比較信号SIG と
の位相差に応じた出力電圧ＶA を出力する第１のサンプ
ルホールド型位相比較器（図５の回路と同一であり、ト
ランジスタ１６，アナログスイッチ１０，１２，１４、
コンデンサ８，６、バッファアンプ４で構成される）の
他に、第２のサンプルホールド型位相比較器（トランジ
スタ１５、アナログスイッチ９，１１，１３、コンデン
サ７，５、バッファアンプ３で構成される）を有してい
る点である。
【００２２】トランジスタ１５はトランジスタ１６と全
く同じサイズとするので、コンデンサ７に充電される定
電流ＩD2は、ＩD に等しい。また、コンデンサ７とコン
デンサ８、コンデンサ５とコンデンサ６も等しく、スイ
ッチ１３とスイッチ９の動作タイミングをスイッチ１４
及びスイッチ１０と一致させると、第２のサンプルホー
ルド型位相比較器の電圧位相変換係数は、第１のサンプ
ルホールド位相比較器のそれと等しくＫとなる。
く同じサイズとするので、コンデンサ７に充電される定
電流ＩD2は、ＩD に等しい。また、コンデンサ７とコン
デンサ８、コンデンサ５とコンデンサ６も等しく、スイ
ッチ１３とスイッチ９の動作タイミングをスイッチ１４
及びスイッチ１０と一致させると、第２のサンプルホー
ルド型位相比較器の電圧位相変換係数は、第１のサンプ
ルホールド位相比較器のそれと等しくＫとなる。
【００２３】第２のサンプルホールド型位相比較器は、
図３のタイムチャートに示す様に、信号REF とこれを既
知の一定規格遅延回路２２（図２参照）で遅延させた信
号REF ′との間の固定位相差φに応じた電圧ＶB を出力
する。従って、 ＶB ＝Ｋ・φ ……（６） となる。
図３のタイムチャートに示す様に、信号REF とこれを既
知の一定規格遅延回路２２（図２参照）で遅延させた信
号REF ′との間の固定位相差φに応じた電圧ＶB を出力
する。従って、 ＶB ＝Ｋ・φ ……（６） となる。
【００２４】一方、第１のサンプルホールド型位相比較
器は、従来例と全く同じで、信号REF と信号SIG との位
相差をθとすると、出力電圧ＶA は、 ＶA ＝Ｋ・θ ……（７） である。但しＫは、（５）式で与えられる。
器は、従来例と全く同じで、信号REF と信号SIG との位
相差をθとすると、出力電圧ＶA は、 ＶA ＝Ｋ・θ ……（７） である。但しＫは、（５）式で与えられる。
【００２５】この２つの位相比較結果の差電圧Ｖ0 を減
算器２で生成すると、 Ｖ0 ＝ＶA −ＶB ＝Ｋ・（θ−φ） ……（８） となる。θ−φは丁度信号SIG と信号REF ′の位相差に
等しく、従って出力電圧Ｖ0 はこの位相差に比例した値
になる。以上が本発明の動作原理である。
算器２で生成すると、 Ｖ0 ＝ＶA −ＶB ＝Ｋ・（θ−φ） ……（８） となる。θ−φは丁度信号SIG と信号REF ′の位相差に
等しく、従って出力電圧Ｖ0 はこの位相差に比例した値
になる。以上が本発明の動作原理である。
【００２６】ところで、アナログスイッチ９と１０で発
生するフィールドスルーは、２つのサンプルホールド型
位相比較器が同一の構成であり、スイッチの動作タイミ
ングも等しいので、殆ど同じ波形になる。故に、減算器
２での減算過程で丁度キャンセルされてしまい、出力に
は現れることがない。これによって、リファレンスリー
クを極めて小さくできる。
生するフィールドスルーは、２つのサンプルホールド型
位相比較器が同一の構成であり、スイッチの動作タイミ
ングも等しいので、殆ど同じ波形になる。故に、減算器
２での減算過程で丁度キャンセルされてしまい、出力に
は現れることがない。これによって、リファレンスリー
クを極めて小さくできる。
【００２７】減算器は具体的には、図４に示す様に演算
増幅器と４個の等しい抵抗器３を用いて容易に構成でき
る。
増幅器と４個の等しい抵抗器３を用いて容易に構成でき
る。
【００２８】
【発明の効果】以上から明らかなように、本発明によれ
ば、サンプルホールド型位相比較器においてアナログス
イッチのフィールドスルーにより生ずるリファレンスリ
ークを略除去することができるので、ランプコンデンサ
やホールドコンデンサを小さくすることが可能となり、
ＬＳＩ化が実現できる。また、コンデンサの容量が小と
なったぶん充電電流を小とできるので、低消費電力化と
なるという効果もある。
ば、サンプルホールド型位相比較器においてアナログス
イッチのフィールドスルーにより生ずるリファレンスリ
ークを略除去することができるので、ランプコンデンサ
やホールドコンデンサを小さくすることが可能となり、
ＬＳＩ化が実現できる。また、コンデンサの容量が小と
なったぶん充電電流を小とできるので、低消費電力化と
なるという効果もある。
【図１】本発明の実施例の回路図である。
【図２】図１の回路の各カナログスイッチをオンオフす
る制御信号を発生するためのスイッチドライバの例を示
す図である。
る制御信号を発生するためのスイッチドライバの例を示
す図である。
【図３】図１の回路の動作を示す各部信号波形図であ
る。
る。
【図４】減算器２の回路例図である。
【図５】従来のサンプルホールド型位相比較器の回路図
である。
である。
【図６】図５の回路の各アナログスイッチをオンオフす
る制御信号を発生するためのスイッチドライバの例を示
す図である。
る制御信号を発生するためのスイッチドライバの例を示
す図である。
【図７】アナログスイッチの等価回路及びその具体例を
示す図である。
示す図である。
【図８】図５の回路の動作を示す各部信号波形図であ
る。
る。
２ 減算器 ５〜８ コンデンサ ９〜１３ スイッチ １５〜１７ トランジスタ ２０，２１ スイッチドライバ ２０ 遅延回路
Claims (1)
- 【請求項１】 基準信号と被位相比較信号との位相差に
対応した期間定定流で第１のコンデンサを充電する第１
の充電手段と、このコンデンサの充電電圧をサンプルホ
ールドする第１のサンプルホールド手段と、前記基準信
号を一定時間遅延する遅延手段と、この遅延出力と前記
基準信号との位相差に対応した期間前記定電流で第２の
コンデンサを充電する第２の充電手段と、この第２のコ
ンデンサの充電電圧をサンプルホールドする第２のサン
プルホールド手段と、前記第１及び第２のサンプルホー
ルド手段の差電圧を出力する減算手段とを含むことを特
徴とするサンプルホールド型位相比較回路。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3313437A JP2897795B2 (ja) | 1991-10-31 | 1991-10-31 | サンプルホールド型位相比較回路 |
| US07/968,575 US5410195A (en) | 1991-10-31 | 1992-10-29 | Ripple-free phase detector using two sample-and-hold circuits |
| TW081108661A TW259904B (ja) | 1991-10-31 | 1992-10-30 | |
| CA002081863A CA2081863C (en) | 1991-10-31 | 1992-10-30 | Ripple-free phase detector using two sample-and-hold circuits |
| KR1019920020326A KR960012801B1 (ko) | 1991-10-31 | 1992-10-31 | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 |
| AU27482/92A AU656630B2 (en) | 1991-10-31 | 1992-11-02 | Ripple-free phase detector using two sample-and-hold circuits |
| SG1996003775A SG52382A1 (en) | 1991-10-31 | 1992-11-02 | Ripple-free phase detector using two sample-and- hold circuits |
| ES92118718T ES2118777T3 (es) | 1991-10-31 | 1992-11-02 | Detector de fase sin ondulacion que emplea dos circuitos de muestreo y retencion. |
| DE69226417T DE69226417T2 (de) | 1991-10-31 | 1992-11-02 | Brummspannungsfreier Phasendetektor unter Verwendung von zwei Abtast-Halteschaltungen |
| EP92118718A EP0540052B1 (en) | 1991-10-31 | 1992-11-02 | Ripple-free phase detector using two sample-and-hold circuits |
| HK98109055.6A HK1008374B (en) | 1991-10-31 | 1998-07-10 | Ripple-free phase detector using two sample-and-hold circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3313437A JP2897795B2 (ja) | 1991-10-31 | 1991-10-31 | サンプルホールド型位相比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175737A true JPH05175737A (ja) | 1993-07-13 |
| JP2897795B2 JP2897795B2 (ja) | 1999-05-31 |
Family
ID=18041289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3313437A Expired - Fee Related JP2897795B2 (ja) | 1991-10-31 | 1991-10-31 | サンプルホールド型位相比較回路 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5410195A (ja) |
| EP (1) | EP0540052B1 (ja) |
| JP (1) | JP2897795B2 (ja) |
| KR (1) | KR960012801B1 (ja) |
| AU (1) | AU656630B2 (ja) |
| CA (1) | CA2081863C (ja) |
| DE (1) | DE69226417T2 (ja) |
| ES (1) | ES2118777T3 (ja) |
| SG (1) | SG52382A1 (ja) |
| TW (1) | TW259904B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008278247A (ja) * | 2007-04-27 | 2008-11-13 | Nec Corp | 電圧制御発振器を内蔵したＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路の位相差検出回路 |
| JP2010081627A (ja) * | 2009-11-09 | 2010-04-08 | Fujitsu Ltd | 遅延ロックループ回路 |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0185756B1 (ko) * | 1994-02-02 | 1999-05-15 | 정호선 | 비선형 회로와 이를 이용한 혼돈 신경망 |
| US5532629A (en) * | 1994-08-04 | 1996-07-02 | Texas Instruments Incorporated | Bipolar track and hold circuit |
| DE69521245T2 (de) * | 1994-08-08 | 2001-09-20 | Sharp K.K., Osaka | Abtast- und Halterschaltung |
| JP3529883B2 (ja) * | 1995-03-16 | 2004-05-24 | 株式会社東芝 | 信号変換装置 |
| US5734276A (en) * | 1996-02-20 | 1998-03-31 | Motorola, Inc. | Circuit and method for reducing distortion in a track and hold amplifier |
| JPH09251651A (ja) * | 1996-03-15 | 1997-09-22 | Toshiba Corp | 位相差電圧生成回路 |
| JP4066211B2 (ja) * | 1997-06-06 | 2008-03-26 | 財団法人国際科学振興財団 | 電荷転送増幅回路、電圧比較器及びセンスアンプ |
| SE9801120D0 (sv) * | 1998-03-30 | 1998-03-30 | Astra Ab | Electrical device |
| US6061551A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
| US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
| US7027786B1 (en) | 1998-10-21 | 2006-04-11 | Parkervision, Inc. | Carrier and clock recovery using universal frequency translation |
| US6370371B1 (en) | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
| US6542722B1 (en) | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
| US7039372B1 (en) | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
| US6813485B2 (en) * | 1998-10-21 | 2004-11-02 | Parkervision, Inc. | Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same |
| US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US7209725B1 (en) | 1999-01-22 | 2007-04-24 | Parkervision, Inc | Analog zero if FM decoder and embodiments thereof, such as the family radio service |
| US6873836B1 (en) | 1999-03-03 | 2005-03-29 | Parkervision, Inc. | Universal platform module and methods and apparatuses relating thereto enabled by universal frequency translation technology |
| US6853690B1 (en) | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
| US6879817B1 (en) * | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
| US7110435B1 (en) | 1999-03-15 | 2006-09-19 | Parkervision, Inc. | Spread spectrum applications of universal frequency translation |
| US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
| US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
| US7110444B1 (en) | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
| US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
| US7082171B1 (en) | 1999-11-24 | 2006-07-25 | Parkervision, Inc. | Phase shifting applications of universal frequency translation |
| US7010286B2 (en) | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
| US7554508B2 (en) | 2000-06-09 | 2009-06-30 | Parker Vision, Inc. | Phased array antenna applications on universal frequency translation |
| US7010559B2 (en) * | 2000-11-14 | 2006-03-07 | Parkervision, Inc. | Method and apparatus for a parallel correlator and applications thereof |
| US7454453B2 (en) | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
| US7072427B2 (en) | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
| US7321640B2 (en) * | 2002-06-07 | 2008-01-22 | Parkervision, Inc. | Active polyphase inverter filter for quadrature signal generation |
| US7460584B2 (en) | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
| US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
| US6806742B1 (en) * | 2003-05-23 | 2004-10-19 | Standard Microsystems Corporation | Phase detector for low power applications |
| US7256643B2 (en) * | 2005-08-04 | 2007-08-14 | Micron Technology, Inc. | Device and method for generating a low-voltage reference |
| US20070038560A1 (en) * | 2005-08-12 | 2007-02-15 | Carl Ansley | Transaction payment system and processing |
| US7705600B1 (en) | 2006-02-13 | 2010-04-27 | Cypress Semiconductor Corporation | Voltage stress testing of core blocks and regulator transistors |
| DE102006024210A1 (de) | 2006-05-23 | 2007-11-29 | Deutsches Elektronen-Synchrotron Desy | Selbstabgleichende driftfreie Hochfrequenz-Phasendetektor-Schaltung |
| US7872535B2 (en) * | 2006-12-06 | 2011-01-18 | Broadcom Corporation | Phase locked loop with capacitive loop filter |
| CN105467214B (zh) * | 2015-11-20 | 2018-05-18 | 珠海格力节能环保制冷技术研究中心有限公司 | 一种电压相位获取方法和装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134508A (en) * | 1979-04-06 | 1980-10-20 | Mitsubishi Electric Corp | Phase difference detecting circuit |
| JPS63106572A (ja) * | 1986-08-02 | 1988-05-11 | マルコ−ニ インストルメンツ リミテツド | 位相検出器 |
| JPS63114306A (ja) * | 1986-10-31 | 1988-05-19 | Koden Electronics Co Ltd | 信号位相差検出装置 |
| JPH02141009A (ja) * | 1988-11-21 | 1990-05-30 | Nippon Telegr & Teleph Corp <Ntt> | サンプリング位相検波器 |
| JPH02170705A (ja) * | 1988-10-26 | 1990-07-02 | Hewlett Packard Co <Hp> | 位相検出器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7905540A (nl) * | 1979-07-17 | 1981-01-20 | Philips Nv | Fasevergelijkschakeling. |
| CA1184979A (en) * | 1982-08-18 | 1985-04-02 | John G. Hogeboom | Phase comparator |
| US4641324A (en) * | 1984-09-14 | 1987-02-03 | Eastman Kodak Company | Signal correction apparatus |
| US4698523A (en) * | 1985-11-01 | 1987-10-06 | Advanced Micro Devices, Inc. | Servo data demodulator |
| NL8901019A (nl) * | 1989-04-24 | 1990-11-16 | Philips Nv | Sensorschakeling voor gecorreleerde dubbele signaalbemonstering. |
| GB2235839B (en) * | 1989-08-22 | 1993-06-16 | Plessey Co Plc | Phase detector |
| GB2235799A (en) * | 1989-09-06 | 1991-03-13 | Philips Electronic Associated | Differentiator circuit |
| US5006817A (en) * | 1989-10-13 | 1991-04-09 | Sierra Semiconductor | Rail-to-rail CMOS operational amplifier |
| US5006819A (en) * | 1990-05-21 | 1991-04-09 | Archive Corporation | Track and hold phase locked loop circuit |
| US5170075A (en) * | 1991-06-11 | 1992-12-08 | Texas Instruments Incorporated | Sample and hold circuitry and methods |
| JP2768070B2 (ja) * | 1991-08-02 | 1998-06-25 | 日本電気株式会社 | 位相比較器 |
-
1991
- 1991-10-31 JP JP3313437A patent/JP2897795B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-29 US US07/968,575 patent/US5410195A/en not_active Expired - Fee Related
- 1992-10-30 TW TW081108661A patent/TW259904B/zh active
- 1992-10-30 CA CA002081863A patent/CA2081863C/en not_active Expired - Fee Related
- 1992-10-31 KR KR1019920020326A patent/KR960012801B1/ko not_active Expired - Fee Related
- 1992-11-02 DE DE69226417T patent/DE69226417T2/de not_active Expired - Fee Related
- 1992-11-02 EP EP92118718A patent/EP0540052B1/en not_active Expired - Lifetime
- 1992-11-02 ES ES92118718T patent/ES2118777T3/es not_active Expired - Lifetime
- 1992-11-02 SG SG1996003775A patent/SG52382A1/en unknown
- 1992-11-02 AU AU27482/92A patent/AU656630B2/en not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134508A (en) * | 1979-04-06 | 1980-10-20 | Mitsubishi Electric Corp | Phase difference detecting circuit |
| JPS63106572A (ja) * | 1986-08-02 | 1988-05-11 | マルコ−ニ インストルメンツ リミテツド | 位相検出器 |
| JPS63114306A (ja) * | 1986-10-31 | 1988-05-19 | Koden Electronics Co Ltd | 信号位相差検出装置 |
| JPH02170705A (ja) * | 1988-10-26 | 1990-07-02 | Hewlett Packard Co <Hp> | 位相検出器 |
| JPH02141009A (ja) * | 1988-11-21 | 1990-05-30 | Nippon Telegr & Teleph Corp <Ntt> | サンプリング位相検波器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008278247A (ja) * | 2007-04-27 | 2008-11-13 | Nec Corp | 電圧制御発振器を内蔵したＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路の位相差検出回路 |
| JP2010081627A (ja) * | 2009-11-09 | 2010-04-08 | Fujitsu Ltd | 遅延ロックループ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU656630B2 (en) | 1995-02-09 |
| DE69226417T2 (de) | 1998-12-03 |
| AU2748292A (en) | 1993-05-06 |
| TW259904B (ja) | 1995-10-11 |
| KR960012801B1 (ko) | 1996-09-24 |
| CA2081863C (en) | 1997-10-14 |
| CA2081863A1 (en) | 1993-05-01 |
| EP0540052B1 (en) | 1998-07-29 |
| JP2897795B2 (ja) | 1999-05-31 |
| HK1008374A1 (en) | 1999-05-07 |
| DE69226417D1 (de) | 1998-09-03 |
| EP0540052A1 (en) | 1993-05-05 |
| SG52382A1 (en) | 1998-09-28 |
| US5410195A (en) | 1995-04-25 |
| ES2118777T3 (es) | 1998-10-01 |
| KR930009257A (ko) | 1993-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2897795B2 (ja) | サンプルホールド型位相比較回路 | |
| JP4128545B2 (ja) | サンプリングスイッチ | |
| US5528182A (en) | Power-on signal generating circuit operating with low-dissipation current | |
| EP0851434B1 (en) | Sample hold circuit and semiconductor device having the same | |
| JP2916505B2 (ja) | 比較回路 | |
| FI98016C (fi) | Kanavatransistori-vertailupiiri | |
| US4710724A (en) | Differential CMOS comparator for switched capacitor applications | |
| JP3109560B2 (ja) | ばらつき補償技術による半導体集積回路 | |
| JP2762868B2 (ja) | 電圧比較回路 | |
| JPH10256884A5 (ja) | ||
| US4973975A (en) | Initial potential setting circuit for a sample/hold circuit associated with an A/D converter | |
| US20200186146A1 (en) | Sampling circuit and sampling method | |
| JP2000132989A (ja) | トラックホールド回路 | |
| JPH04219025A (ja) | 電流発生装置およびｄ／ａ変換装置 | |
| JPH0247916A (ja) | アナログコンパレータ | |
| US20250300669A1 (en) | Analog-to-digital conversion circuit and time-interleaved analog-to-digital conversion circuit | |
| JPH0638573B2 (ja) | 半導体集積回路装置 | |
| JP3896717B2 (ja) | 逐次比較ａ／ｄ変換器 | |
| JP4588144B2 (ja) | サンプルホールド回路 | |
| JP2001251166A (ja) | スイッチトキャパシタ回路 | |
| JPH0669769A (ja) | 比較器 | |
| JPH07134899A (ja) | センスアンプ | |
| JP2553620B2 (ja) | Ｍｏｓ型サンプルホールドドライバー装置 | |
| JPH0548389A (ja) | スイツチトキヤパシタ回路 | |
| JP2000165214A (ja) | クロックドコンパレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |