JPH02141017A - Transmitter-receiver using pulse transformer - Google Patents

Transmitter-receiver using pulse transformer

Info

Publication number
JPH02141017A
JPH02141017A JP63294112A JP29411288A JPH02141017A JP H02141017 A JPH02141017 A JP H02141017A JP 63294112 A JP63294112 A JP 63294112A JP 29411288 A JP29411288 A JP 29411288A JP H02141017 A JPH02141017 A JP H02141017A
Authority
JP
Japan
Prior art keywords
pulse
pulse transformer
transformer
drive circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63294112A
Other languages
Japanese (ja)
Other versions
JP2661212B2 (en
Inventor
Noriaki Katsumata
憲明 勝俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP63294112A priority Critical patent/JP2661212B2/en
Publication of JPH02141017A publication Critical patent/JPH02141017A/en
Application granted granted Critical
Publication of JP2661212B2 publication Critical patent/JP2661212B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

PURPOSE:To improve margin against the deterioration of an S/N caused by undershooting and to expand the selectivity of a pulse transformer by providing a time constant circuit which smoothes the rise of input pulses in the front stage of a drive circuit. CONSTITUTION:A time constant circuit 3 is provided in the front stage of the drive circuit 2 of a transformer 1 of a transmitter using the pulse transformer. The circuit 3 is constituted of a diode D, resistance R, and capacity C and smoothes the rise of input pulses to the drive circuit when the pulse transformer is driven. When the fall of the signals to the transformer 1 is smoothed in such way, occurrence of undershooting is reduced and the selectivity of the pulse transformer is expanded.

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、パルス伝送路上で使用されるパルストランス
による送受信装置に関し、特に、アンダーシュートの悪
影響を軽減した駆動回路に関する。
DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a transmitting/receiving device using a pulse transformer used on a pulse transmission path, and particularly to a drive circuit that reduces the adverse effects of undershoot.

86発明の概要 本発明は、パルス伝送路上で使用されるパルストランス
による送受信装置において、パルストランスの駆動回路
の前段に配設され、駆動回路への入力パルスの立上がり
をならだかにする時定数回路を設けてアンダーシュート
の軽減を図り、またパルストランスによる受信装置にお
いて、パルストランスの後段に配設され、出力パルスを
ロックするタイマを備えることにより、 アンダーシュート等によるS/N比悪化に対するマージ
ンを向上させ、その悪影響を軽減し、パルストランスの
選択度を拡大する技術を開示するものである。
86 Summary of the Invention The present invention provides a time constant circuit, which is disposed before a pulse transformer drive circuit and smooths the rise of the input pulse to the drive circuit, in a pulse transformer transmitting/receiving device used on a pulse transmission path. In addition, in a receiver using a pulse transformer, a timer is installed after the pulse transformer to lock the output pulse, thereby reducing the margin against deterioration of the S/N ratio due to undershoot, etc. The present invention discloses techniques for improving the selectivity of pulse transformers, mitigating their adverse effects, and expanding the selectivity of pulse transformers.

C8従来の技術 パルストランスはパルスの波形を忠実に伝送する変成器
で、パルスは広い範囲の周波数スペクトルを有し、位相
ズレが生じ易いため、相互インダクタンスを充分に大き
く、漏洩磁束及びコイルの分布容量を充分小さく設計し
なければならないとされている。
C8 Conventional technology A pulse transformer is a transformer that faithfully transmits the pulse waveform. Pulses have a wide range of frequency spectra and phase shifts are likely to occur. It is said that the capacity must be designed to be sufficiently small.

第5図(a)は一般的なパルストランスを使用した送信
装置のパルストランス駆動回路の回路図であり、第5図
(b)はその出力例の波形図であって、バイポーラ伝送
と呼ばれる伝送方式である。
FIG. 5(a) is a circuit diagram of a pulse transformer drive circuit of a transmitter using a general pulse transformer, and FIG. 5(b) is a waveform diagram of an output example thereof, which is a transmission called bipolar transmission. It is a method.

第5図(a)に示すトランスのVce端が一次側の中央
部から引出されているため、2つの入力端から人力され
た方形波は正負が互いに逆のパルスとして、第5図(b
)に示すような波形を出力する。
Since the Vce end of the transformer shown in Figure 5(a) is drawn out from the center of the primary side, the square wave input from the two input ends is treated as a pulse with opposite polarities as shown in Figure 5(b).
) Outputs the waveform shown in

第6図は、伝送路からパルストランスを用いて受信する
受信装置の一例を示す回路図である。また第7図は、パ
ルストランスを用いた伝送路における送受信装置の一例
を示す回路図である。パルストランスを用いた受信装置
は2つのコンパレータA、Bが並列に配設されていて、
このコンパレータA、Bから方形波を出力する。
FIG. 6 is a circuit diagram showing an example of a receiving device that receives signals from a transmission path using a pulse transformer. Further, FIG. 7 is a circuit diagram showing an example of a transmitting/receiving device in a transmission line using a pulse transformer. A receiving device using a pulse transformer has two comparators A and B arranged in parallel.
A square wave is output from these comparators A and B.

D9発明が解決しようとする課題 しかしながら、上記の駆動回路から実際に出力される波
形は、パルストランス等のトランスにおいては、直流を
通さないため方形波で駆動されても第5図(b)に示す
ような正しい方形波にはならず、第5図(c)に示すよ
うに、ドループやアンダーシュート等の歪みが発生する
D9 Problems to be Solved by the Invention However, in a transformer such as a pulse transformer, the waveform actually output from the above drive circuit does not pass direct current, so even when driven with a square wave, the waveform actually output from the above drive circuit is as shown in FIG. 5(b). The correct square wave as shown in FIG. 5(c) is not obtained, and distortions such as droop and undershoot occur as shown in FIG. 5(c).

また、受信側のパルストランスで上記のドループやアン
ダーシュート等の歪みをもった信号を受信すると、例え
ば第8図(a)に示すようにコンパレータのスレッシュ
ホールドレベルが低いとアンダーシュートを検出し、第
8図(b)に示すような誤出力を生じる。更に耐ノイズ
性を考えた場合、第8図(c)に示すようにアンダーシ
ュート上にノイズ等が重畳すると、誤動作は一層発生し
易くなる。これらのアンダーシュートは、第9図に示す
如く1つの伝送路に複数の伝送装置が接続されている場
合に一暦大きくなる。
Furthermore, when the pulse transformer on the receiving side receives a signal with distortion such as droop or undershoot as described above, undershoot is detected if the threshold level of the comparator is low, as shown in FIG. 8(a), for example. An erroneous output as shown in FIG. 8(b) occurs. Furthermore, when noise resistance is considered, if noise or the like is superimposed on the undershoot as shown in FIG. 8(c), malfunctions are more likely to occur. These undershoots become larger when a plurality of transmission devices are connected to one transmission path as shown in FIG.

本発明は、このような課題に鑑みて創案されたもので、
アンダーシュート等によるS/N比悪化に対するマージ
ンを向上させ、その悪影響を軽減し、パルストランスの
選択度を拡大するパルストランスによる送受信装置を提
供することを目的とする。
The present invention was created in view of these problems, and
It is an object of the present invention to provide a transmitting/receiving device using a pulse transformer that improves the margin against deterioration of the S/N ratio due to undershoot etc., reduces its adverse effects, and expands the selectivity of the pulse transformer.

E9課題を解決するための手段 本発明における上記課題を解決するための手段は、パル
ス伝送路上で使用される送信装置のパルストランス駆動
回路において、駆動回路の曲設に配設され、駆動回路へ
の入力パルスの立上がりをなだらかにする時定数回路を
設ける。
E9 Means for Solving the Problems Means for solving the above problems in the present invention are provided in a pulse transformer drive circuit of a transmitting device used on a pulse transmission path, and are arranged in a curved part of the drive circuit. A time constant circuit is provided to smooth the rise of the input pulse.

また受信装置のパルストランスの後段に出力パルスをロ
ックするタイマを備える。
Furthermore, a timer for locking the output pulse is provided at the downstream stage of the pulse transformer of the receiving device.

F1作用 本発明は、パルストランスの駆動に際し、駆動回路への
入力パルスの立上がりをなだらかにしてトランスへの信
号立下がりをなだらかにすることによりアンダーシュー
トを軽減し、また受信装置ではタイマを起動して出力信
号をロックすることによりやはりアンダーシュートを軽
減してアンダーシュートの悪影響を軽減し、パルストラ
ンスの選択度を拡大することになる。
F1 action When driving a pulse transformer, the present invention reduces undershoot by smoothing the rise of the input pulse to the drive circuit and smoothing the fall of the signal to the transformer, and also starts a timer in the receiving device. By locking the output signal, the undershoot is reduced, the adverse effects of the undershoot are reduced, and the selectivity of the pulse transformer is expanded.

G、実施例 以下、図面を参照して、本発明の実施例を詳細に説明す
る。
G. Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明によるパルストランスによる送信装置の
駆動回路の一実施例を示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a driving circuit for a transmitter using a pulse transformer according to the present invention.

同図において、トランスIの駆動回路2の前段には時定
数回路3が配設されている。時定数回路3は、ダイオー
ドD、抵抗R及び容量Cで構成されていて、第2図(a
)に示す如き方形パルスが入力された場合、駆動回路2
への出力は、立下がり時にはダイオードDが導通するた
め急峻に立下がるが、立上がり時にはダイオードDが導
通しなくなるため抵抗R及び容量Cによる時定数で、第
2図(b)に示すようになだらかに立上がる。そして、
この信号は駆動回路2で反転し、トランスlから伝送路
へ送出される信号は、第2図(c)に示す如くなだらか
に立下がる。尚、上記はトランス3の入力端のうち一方
についてのみ説明したが、他方についても同様である。
In the figure, a time constant circuit 3 is disposed before the drive circuit 2 of the transformer I. The time constant circuit 3 is composed of a diode D, a resistor R, and a capacitor C.
) When a rectangular pulse as shown in ) is input, the drive circuit 2
When the output falls, diode D becomes conductive, so it falls sharply, but when it rises, diode D ceases to conduct, so the output falls smoothly as shown in Figure 2 (b), due to the time constant of resistor R and capacitor C. stand up. and,
This signal is inverted by the drive circuit 2, and the signal sent from the transformer 1 to the transmission line falls gently as shown in FIG. 2(c). Although only one of the input terminals of the transformer 3 has been described above, the same applies to the other input terminal.

第3図は本発明の受信装置の一実施例を示す回路図であ
る。同図において、パルストランス4の1次側は伝送路
に接続され、パルストランス4の2次側の両端はコンパ
レータ(A)5及び(B)6が接続され、その中性点は
アースGNOに接続されていて、各出力を電圧Vccと
比較することによって信号を検出しているが、その雨後
段にタイマ(A)7及び(B)8をアンドゲート(A)
9及び(B)10と交叉的に配設し、誤入力が発生して
も出力側に出力しないようにしている。第4図はそのタ
イミングを示す波形図で、以下、第3図及び第4図を参
照しつつ本実施例を説明する。
FIG. 3 is a circuit diagram showing an embodiment of the receiving device of the present invention. In the same figure, the primary side of the pulse transformer 4 is connected to the transmission line, both ends of the secondary side of the pulse transformer 4 are connected to comparators (A) 5 and (B) 6, and their neutral point is connected to the ground GNO. The signals are detected by comparing each output with the voltage Vcc, but after that, timers (A) 7 and (B) 8 are connected to the AND gate (A).
9 and (B) 10, so that even if an erroneous input occurs, it will not be output to the output side. FIG. 4 is a waveform diagram showing the timing, and the present embodiment will be described below with reference to FIGS. 3 and 4.

例えば、第4図に示す如くアンダーシュートを含むパル
ス信号の周期Tの信号が伝送路から入力された場合、コ
ンパレータ(A)及び(B)からは誤入力を有する方形
波が出力される。しかし、コンパレータ(A)の最初の
出力がアンドゲート(A)に入力されたとき、タイマ(
B)は起動されていないので、その出力はそのままゲー
ト(A)を通過すると共に、タイマ(A)を起動する。
For example, when a pulse signal with period T including undershoot is input from the transmission line as shown in FIG. 4, the comparators (A) and (B) output square waves with erroneous inputs. However, when the first output of the comparator (A) is input to the AND gate (A), the timer (
Since B) is not activated, its output passes through the gate (A) as it is and also activates the timer (A).

タイマ(A)は、−旦起動されると、コンパレータ(A
)の出力がなくなっても周期T以下の所定時間はLow
を出力し、アンドゲート(B)に入力するので、アンド
ゲート(B)は、その間出力を出さず、従って誤入力は
アンドゲート(B)から出力されない。タイマ(A)は
所定時間後Highに戻り、コンパレータ(B)の正常
な入力時にはアンドゲート(B)をそのまま通過させる
。この出力で、今度はタイマ(B)が起動され、同様に
コンパレータ(A)の誤入力が除去される。このように
、本実施例ではタイマ(A)及び(B)を起動して人力
を所定時間引伸ばし、アンドゲート(A)及び(B)で
誤人力を除去して、正常な信号のみを通過させる。尚、
タイマの引伸ばし時間は周期Tを越えないものとする。
When the timer (A) is activated -, the comparator (A)
) remains low for a predetermined period of time less than the period T even if the output of
is output and input to the AND gate (B), so the AND gate (B) does not output any output during that time, and therefore, erroneous inputs are not output from the AND gate (B). The timer (A) returns to High after a predetermined period of time, and when the comparator (B) has a normal input, the signal passes through the AND gate (B) as is. This output in turn starts the timer (B) and similarly eliminates the erroneous input to the comparator (A). In this way, in this embodiment, the timers (A) and (B) are activated to extend the human power for a predetermined period of time, and the AND gates (A) and (B) are used to remove the erroneous human power, allowing only normal signals to pass. let still,
It is assumed that the timer extension time does not exceed the period T.

本発明の回路を使用すれば、アンダーシュート等により
パルストランスの性能が制限されることを防ぎ、その選
択度を拡大することができ、またアンダーシュート等に
よるS/N比の悪化に対してもマージンを向上させる。
By using the circuit of the present invention, it is possible to prevent the performance of a pulse transformer from being limited by undershoot, etc., expand its selectivity, and also prevent deterioration of the S/N ratio due to undershoot, etc. Improve margins.

更に、1本の伝送路に多数のパルストランスが接続され
るような場合に、並列接続に起因するアンダーシュート
の増加に対する軽減効果もあり、用途の柔軟性が増す。
Furthermore, when a large number of pulse transformers are connected to one transmission line, there is also the effect of reducing the increase in undershoot caused by parallel connection, increasing the flexibility of use.

H0発明の効果 以上、述べた通り、本発明によれば、アンダーツニート
によるS/N比悪化に対してマージンを向上させ、その
悪影響を軽減し、パルストランスの選択度を拡大するパ
ルストランスによる送受信装置を提供することができる
Effects of the H0 Invention As stated above, according to the present invention, a pulse transformer is used which improves the margin against deterioration of the S/N ratio due to undertunedness, reduces its negative effects, and expands the selectivity of the pulse transformer. A transmitting/receiving device can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第3図は本発明の一実施例の回路図、第2図
及び第4図はその波形図、第5図〜第9図は従来例の説
明図である。 1.4・・・パルストランス、2・・・駆動回路、3・
・・時定数回路、5.6・・・コンパレータ、7.8・
・・タイマ、9,10・・・アンドゲート。 外2名 、3時定数囲路 第1図 ND 本発明の別の一実施例の回路図 第3図 第2図 第4図 M工 第5図
1 and 3 are circuit diagrams of an embodiment of the present invention, FIGS. 2 and 4 are waveform diagrams thereof, and FIGS. 5 to 9 are explanatory diagrams of a conventional example. 1.4...Pulse transformer, 2...Drive circuit, 3.
・・Time constant circuit, 5.6・・Comparator, 7.8・
...Timer, 9, 10...and gate. 2 people outside, 3 time constant circuit Figure 1 ND Circuit diagram of another embodiment of the present invention Figure 3 Figure 2 Figure 4 M-work Figure 5

Claims (2)

【特許請求の範囲】[Claims] (1)パルス伝送路上で使用されるパルストランスによ
る送信装置において、駆動回路の前段に該駆動回路への
入力パルスの立上がりをならだらかにする時定数回路を
配設したことを特徴とするパルストランスによる送信装
置。
(1) A pulse transformer-based transmitting device used on a pulse transmission path, characterized in that a time constant circuit for smoothing the rise of the input pulse to the drive circuit is disposed in the preceding stage of the drive circuit. A transmitting device using a transformer.
(2)パルス伝送路上で使用されパルストランスでパル
ス信号を受信し、2つのコンパレータでパルス信号を出
力する受信装置において、前記各コンパレータの後段に
アンドゲートを設けるとともに、これら各アンドゲート
の出力側に互いの出力をロックするタイマを設け、該タ
イマの設定をパルス信号周期を越えない時間としたこと
を特徴とするパルストランスによる受信装置。
(2) In a receiving device that is used on a pulse transmission path and receives a pulse signal with a pulse transformer and outputs a pulse signal with two comparators, an AND gate is provided after each of the comparators, and an AND gate is provided on the output side of each of these AND gates. A receiving device using a pulse transformer, characterized in that a timer is provided for locking each other's outputs, and the timer is set to a time that does not exceed the pulse signal period.
JP63294112A 1988-11-21 1988-11-21 Transmitter using pulse transformer Expired - Lifetime JP2661212B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63294112A JP2661212B2 (en) 1988-11-21 1988-11-21 Transmitter using pulse transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63294112A JP2661212B2 (en) 1988-11-21 1988-11-21 Transmitter using pulse transformer

Publications (2)

Publication Number Publication Date
JPH02141017A true JPH02141017A (en) 1990-05-30
JP2661212B2 JP2661212B2 (en) 1997-10-08

Family

ID=17803446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63294112A Expired - Lifetime JP2661212B2 (en) 1988-11-21 1988-11-21 Transmitter using pulse transformer

Country Status (1)

Country Link
JP (1) JP2661212B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5972035U (en) * 1982-12-20 1984-05-16 株式会社テイ、アイ、シイ・シチズン polarized signal receiver
JPS6095329A (en) * 1983-10-31 1985-05-28 Toshiba Corp Analog input device
JPS61138381U (en) * 1985-02-14 1986-08-27
JPS63220617A (en) * 1987-03-10 1988-09-13 Oki Electric Ind Co Ltd Noise removing circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5972035U (en) * 1982-12-20 1984-05-16 株式会社テイ、アイ、シイ・シチズン polarized signal receiver
JPS6095329A (en) * 1983-10-31 1985-05-28 Toshiba Corp Analog input device
JPS61138381U (en) * 1985-02-14 1986-08-27
JPS63220617A (en) * 1987-03-10 1988-09-13 Oki Electric Ind Co Ltd Noise removing circuit

Also Published As

Publication number Publication date
JP2661212B2 (en) 1997-10-08

Similar Documents

Publication Publication Date Title
US5907254A (en) Reshaping periodic waveforms to a selected duty cycle
US5041802A (en) Low power oscillator with high start-up ability
JPH07336201A (en) Noise and glitch suppression filter circuit by signal feedback
US3983501A (en) Hybrid tracking loop for detecting phase shift keyed signals
US4021797A (en) Audio frequency power line control system
JPH02141017A (en) Transmitter-receiver using pulse transformer
US4581544A (en) Delayed monostable multivibrator
EP0166380A2 (en) frequency selective filter circuit
US4000414A (en) Interference pulse detector circuit
CA1055123A (en) Sine-to-square wave converter
EP1192810A2 (en) Device and method for determining tone ringing frequency
US2870346A (en) Pulse stretching phase detector
JPS622890Y2 (en)
US3549980A (en) Low-distortion frequency doubler
SU675602A2 (en) Active probabilistic relay
JPH02125515A (en) Clock generating circuit
KR0118634Y1 (en) Frequency multiflier
JPH0756513Y2 (en) Variable pulse width circuit
JPH0134439Y2 (en)
JPS63131612A (en) Signal detection circuit
JPH01135118A (en) Semiconductor integrated circuit
SU1141558A1 (en) Multifrequency selective device
SU1480105A1 (en) Circuit for initializing logic elements
KR950004854Y1 (en) Broadcast Pilot Signal Discrimination Stabilization Circuit
SU1550608A1 (en) Device for registration of moment of passing preset level by tail edge of pulse