JPH02141127U - - Google Patents
Info
- Publication number
- JPH02141127U JPH02141127U JP1989046430U JP4643089U JPH02141127U JP H02141127 U JPH02141127 U JP H02141127U JP 1989046430 U JP1989046430 U JP 1989046430U JP 4643089 U JP4643089 U JP 4643089U JP H02141127 U JPH02141127 U JP H02141127U
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- data
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Pulse Circuits (AREA)
Description
第１図は本考案の一実施例を示す遅延回路図、
第２図は第１図における入出力端子及び各点の動
作波形図、第３図は従来の一例を示す遅延回路図
、第４図は第３図におけるクロツク、入出力端子
Ｒおよび各点の動作波形図、第５図は従来の他の
例を示す遅延回路図、第６図は第５図における入
出力端子の動作波形図である。 １……２入力マルチプレクサ、２，３……リセ
ツト付Ｄ型フリツプフロツプ、７……２入力ＯＲ
、８……２入力ＥＸ−ＮＯＲ、Ｄ１，Ｄ２……マ
ルチプレクサ入力、Ａ……マルチプレクサ入力選
択信号、Ｙ……マルチプレクサ出力、ＣＫ……ク
ロツク入力、Ｄ……データ入力、Ｑ……正転デー
タ出力、……反転データ出力、ＩＮ……入力端
子、ＯＵＴ……出力端子。
第２図は第１図における入出力端子及び各点の動
作波形図、第３図は従来の一例を示す遅延回路図
、第４図は第３図におけるクロツク、入出力端子
Ｒおよび各点の動作波形図、第５図は従来の他の
例を示す遅延回路図、第６図は第５図における入
出力端子の動作波形図である。 １……２入力マルチプレクサ、２，３……リセ
ツト付Ｄ型フリツプフロツプ、７……２入力ＯＲ
、８……２入力ＥＸ−ＮＯＲ、Ｄ１，Ｄ２……マ
ルチプレクサ入力、Ａ……マルチプレクサ入力選
択信号、Ｙ……マルチプレクサ出力、ＣＫ……ク
ロツク入力、Ｄ……データ入力、Ｑ……正転デー
タ出力、……反転データ出力、ＩＮ……入力端
子、ＯＵＴ……出力端子。
Claims (1)
- 一方のデータ入力にハイレベル、他方のデータ
入力にロウレベルを与える二つのデータ入力、デ
ータ入力選択信号および出力用の各端子を有する
二入力マルチプレクサと、前記マルチプレクサの
出力をクロツク入力とし且つ正転データ出力を次
段に送出するとともに反転データ出力を自己のデ
ータ入力とするリセツト端子を有する第一のフリ
ツプフロツプと、前記第一のフリツプフロツプの
正転データ出力をクロツク入力とし且つデータ入
力および正転データ出力をそれぞれ入力端子およ
び出力端子に接続するリセツト端子を有する第二
のフリツプフロツプと、前記マルチプレクサの出
力および第一のフリツプフロツプへのリセツト入
力を二入力にし且つその出力を前記マルチプレク
サのデータ入力選択信号とする二入力ＯＲと、前
記入力端子からの遅延させる信号と前記第二のフ
リツプフロツプ出力とを二入力にし且つその出力
をリセツト入力とする二入力ＥＸ−ＮＯＲとを備
え、前記第二のフリツプフロツプに供給された入
力信号をその出力端子に遅延させて出力すること
を特徴とする遅延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989046430U JPH02141127U (ja) | 1989-04-19 | 1989-04-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989046430U JPH02141127U (ja) | 1989-04-19 | 1989-04-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02141127U true JPH02141127U (ja) | 1990-11-27 |
Family
ID=31561504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989046430U Pending JPH02141127U (ja) | 1989-04-19 | 1989-04-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02141127U (ja) |
-
1989
- 1989-04-19 JP JP1989046430U patent/JPH02141127U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61128832U (ja) | ||
| JPH02126433U (ja) | ||
| JPH02147932U (ja) | ||
| JPH02120933U (ja) | ||
| JPS60127033U (ja) | 論理回路の出力回路 | |
| JPS60192199U (ja) | プログラマブル選択回路 | |
| JPS62159027U (ja) | ||
| JPH0223124U (ja) | ||
| JPS62147929U (ja) | ||
| JPS62114536U (ja) | ||
| JPS61160556U (ja) | ||
| JPS6057225U (ja) | デジタル信号入力回路 | |
| JPS61131130U (ja) | ||
| JPS63108234U (ja) | ||
| JPS63140732U (ja) | ||
| JPS6133529U (ja) | 分周回路 | |
| JPH0226823U (ja) | ||
| JPS62129841U (ja) | ||
| JPS60111126U (ja) | リセツト付遅延回路 | |
| JPH0246435U (ja) | ||
| JPH01172730U (ja) | ||
| JPS60124140U (ja) | クロツク同期回路 | |
| JPS5948137U (ja) | フリツプフロツプ回路 | |
| JPH0439740U (ja) | ||
| JPS59115650U (ja) | 論理アレイ集積回路 |