JPH02141872U - - Google Patents
Info
- Publication number
- JPH02141872U JPH02141872U JP5060789U JP5060789U JPH02141872U JP H02141872 U JPH02141872 U JP H02141872U JP 5060789 U JP5060789 U JP 5060789U JP 5060789 U JP5060789 U JP 5060789U JP H02141872 U JPH02141872 U JP H02141872U
- Authority
- JP
- Japan
- Prior art keywords
- clock
- initial state
- signal
- detection
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000000630 rising effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
第１図…本考案のクロツク入力検出回路を組み
込んだＩＣチツプ、第２図…本考案の実施例にか
かわるクロツク入力検出回路の構成、第３図…ク
ロツク入力検出回路の動作を説明するための波形
図。 図において、１はＩＣチツプ、２はクロツク同
期回路、３はクロツク入力検出回路、４はデコー
ダ、５はＣＰＵ、６はアドレスバス、７はデータ
バス、８はクロツク端子、９はリセツト端子、３
０はクロツク端子、３１はリードイネーブル端子
、３２はアドレスデコード信号端子、３３はリセ
ツト端子、３４はプリセツト付フリツプフロツプ
、３５はリセツト付フリツプフロツプ、３６はイ
ンバータ、３７はＮＡＮＤ回路、３８，３９はイ
ンバータ、４０はＮＯＲ回路、４１は検出信号端
子である。
込んだＩＣチツプ、第２図…本考案の実施例にか
かわるクロツク入力検出回路の構成、第３図…ク
ロツク入力検出回路の動作を説明するための波形
図。 図において、１はＩＣチツプ、２はクロツク同
期回路、３はクロツク入力検出回路、４はデコー
ダ、５はＣＰＵ、６はアドレスバス、７はデータ
バス、８はクロツク端子、９はリセツト端子、３
０はクロツク端子、３１はリードイネーブル端子
、３２はアドレスデコード信号端子、３３はリセ
ツト端子、３４はプリセツト付フリツプフロツプ
、３５はリセツト付フリツプフロツプ、３６はイ
ンバータ、３７はＮＡＮＤ回路、３８，３９はイ
ンバータ、４０はＮＯＲ回路、４１は検出信号端
子である。
Claims (1)
- クロツクの立ち上がりエツジまたは立ち下がり
エツジが入力されたとき初期状態の値とは異なつ
た値に変化する信号を検出信号として出力する検
出手段と、該検出信号の読み出し後に検出信号を
初期状態の値に復帰させる初期状態復帰手段とを
備えたことを特徴とするクロツク入力検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5060789U JPH02141872U (ja) | 1989-04-28 | 1989-04-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5060789U JPH02141872U (ja) | 1989-04-28 | 1989-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02141872U true JPH02141872U (ja) | 1990-11-29 |
Family
ID=31569298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5060789U Pending JPH02141872U (ja) | 1989-04-28 | 1989-04-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02141872U (ja) |
-
1989
- 1989-04-28 JP JP5060789U patent/JPH02141872U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02141872U (ja) | ||
| JP2903684B2 (ja) | 半導体集積回路 | |
| JPH0435957Y2 (ja) | ||
| JPS61147444U (ja) | ||
| JPS62169831U (ja) | ||
| JPS6339754U (ja) | ||
| JPS6266304U (ja) | ||
| JPH067518Y2 (ja) | 擬似スタテイツクｒａｍの制御回路 | |
| JPS59134842U (ja) | 車載電子機器用のワンチツプマイコンのメモリ拡張装置 | |
| JPS6174142U (ja) | ||
| JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
| JPS60164258U (ja) | デ−タ転送制御装置 | |
| JPS6074297U (ja) | Ｒａｍアクセス回路 | |
| JPS6361047U (ja) | ||
| JPS6457536U (ja) | ||
| JPS6057855U (ja) | デュアルｃｐｕ方式情報処理装置 | |
| JPS5933544U (ja) | カウンタ−読み込み回路 | |
| JPS59165043U (ja) | 誤動作防止回路 | |
| JPS58109898U (ja) | Ｐ−ｒｏｍライタ | |
| JPS60111598U (ja) | 記憶素子 | |
| JPS60123045U (ja) | リ−ド／ライトプロテクシヨン装置 | |
| JPS6095653U (ja) | デ−タバス制御装置 | |
| JPS61172325U (ja) | ||
| JPS59164335U (ja) | パルス発生装置 | |
| JPS5948137U (ja) | フリツプフロツプ回路 |