JPH02142207A - 温度に対して一定のｇｍを持つ電流基準回路 - Google Patents
温度に対して一定のｇｍを持つ電流基準回路Info
- Publication number
- JPH02142207A JPH02142207A JP1202244A JP20224489A JPH02142207A JP H02142207 A JPH02142207 A JP H02142207A JP 1202244 A JP1202244 A JP 1202244A JP 20224489 A JP20224489 A JP 20224489A JP H02142207 A JPH02142207 A JP H02142207A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant
- transistor
- temperature
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Networks Using Active Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は温度に対して一定のｇｍを持つ電流基準源に
関する。
関する。
従 の技Ｉ びｍ
切換えキャパシタ・フィルタの設計では、高周波応答を
十分に制御する為に、増幅器の利得−帯域幅の積を一定
にすることが望ましい。こうすると、フィルタ内の増幅
器がいつも同じ長さの時間内に整定することができる。
十分に制御する為に、増幅器の利得−帯域幅の積を一定
にすることが望ましい。こうすると、フィルタ内の増幅
器がいつも同じ長さの時間内に整定することができる。
こう云うフィルタはセット・りＯツク周期でナンブリン
グすることが基本であるから、このことが重要である。
グすることが基本であるから、このことが重要である。
例えば温度上昇と共に利得−帯域幅の積が減少づると、
増幅器の整定に一層長い時間がか鳥る。クロック周ＩＩ
Ｉの間、整定時間が良づぎると、フィルタに不正確さが
生ずる。例えば、フィルタのＱが低下し、周波数応答の
誤りを招くと共に、非直線歪みの問題が起こる可能性が
ある。使方、増幅器の利得−帯域幅の積が増加し、大き
くなりすぎると、信号は十分早く整定して、交流応答は
正しくなるが、増幅器の雑音帯域幅が増加する為に、フ
ィルタの合計雑音が増加し、従って装置の信号対雑音比
が低下する。従って、一定の帯域幅を保つことが望まし
い。
増幅器の整定に一層長い時間がか鳥る。クロック周ＩＩ
Ｉの間、整定時間が良づぎると、フィルタに不正確さが
生ずる。例えば、フィルタのＱが低下し、周波数応答の
誤りを招くと共に、非直線歪みの問題が起こる可能性が
ある。使方、増幅器の利得−帯域幅の積が増加し、大き
くなりすぎると、信号は十分早く整定して、交流応答は
正しくなるが、増幅器の雑音帯域幅が増加する為に、フ
ィルタの合計雑音が増加し、従って装置の信号対雑音比
が低下する。従って、一定の帯域幅を保つことが望まし
い。
フィルタの整定と雑音の共通の効果は、増幅器の利得−
帯域幅である。増幅器の利得−帯域幅は入力段のトラン
スコンダクタンス（ｇｍ）を補償主１１バシタで除ずこ
とによって決定される。補償キャパシタは温度に対して
安定であるから、ｇｍも温度に対して安定にしなければ
ならない。従って、出会う温度範囲に亘って、ＭＯＳＦ
ＥＴのｇｍを第１次まで安定化する様な、温度に対して
安定な’ｉｌｔ流源を提供することが必要である。
帯域幅である。増幅器の利得−帯域幅は入力段のトラン
スコンダクタンス（ｇｍ）を補償主１１バシタで除ずこ
とによって決定される。補償キャパシタは温度に対して
安定であるから、ｇｍも温度に対して安定にしなければ
ならない。従って、出会う温度範囲に亘って、ＭＯＳＦ
ＥＴのｇｍを第１次まで安定化する様な、温度に対して
安定な’ｉｌｔ流源を提供することが必要である。
増幅器の利得−帯域幅（Ｇ、Ｂ、Ｗ、）の式は、入力段
のトランスコンダクタンス（ｇｍ）を補償キャパシタの
静電容１（Ｃ）で除したものである（Ｇ、Ｂ、Ｗ、＝Ｑ
ｍ／Ｃ）、補償キャパシタの静電容量は前に述べた様に
温度に無関係であるから、所望の結果を達成するには、
増幅器のトランスコンダクタンス（Ｑｍ）を安定化する
ことが必要である。従って、Ｍ ＯＳ Ｆ Ｅ Ｔのト
ランスコンダクタンスを安定にする様な電流を求めるこ
とが必要になる。ＭＯＳＦＥＴのトランスフ１ンダクタ
ンスはそれ自身の移動度の項にその中を流れる電流を乗
じたもの）平方根に比例する（ｇｍ−（２ｕＣｏ （Ｗ
／Ｌ）ｌ）Ｅｏ、５）、ここでＵは温度の関数としての
移動度であり、ｕ（Ｔ）＝ｕｏ （Ｔ／Ｔ０）Ｅ−１，
５である。ここ−ｃ ｕ。
のトランスコンダクタンス（ｇｍ）を補償キャパシタの
静電容１（Ｃ）で除したものである（Ｇ、Ｂ、Ｗ、＝Ｑ
ｍ／Ｃ）、補償キャパシタの静電容量は前に述べた様に
温度に無関係であるから、所望の結果を達成するには、
増幅器のトランスコンダクタンス（Ｑｍ）を安定化する
ことが必要である。従って、Ｍ ＯＳ Ｆ Ｅ Ｔのト
ランスコンダクタンスを安定にする様な電流を求めるこ
とが必要になる。ＭＯＳＦＥＴのトランスフ１ンダクタ
ンスはそれ自身の移動度の項にその中を流れる電流を乗
じたもの）平方根に比例する（ｇｍ−（２ｕＣｏ （Ｗ
／Ｌ）ｌ）Ｅｏ、５）、ここでＵは温度の関数としての
移動度であり、ｕ（Ｔ）＝ｕｏ （Ｔ／Ｔ０）Ｅ−１，
５である。ここ−ｃ ｕ。
はＴｏ−３００°Ｋに於けるＵであり、ｃｏはＭＯＳＦ
ＥＴの単位面積当たりの酸化物の静電容量−ｃ−あり、
Ｉ−ｋＴｊ ｎ （Ｎ）／ｑＲであり、１（−Ｒ８（１
＋ＴＣＲ（Ｔ−３００））である。この式とａｍ（Ｔ）
が一定であることにより、ＴＣＲ＝−１６６７ｐｐｍの
時の電流の厳密な近似は、Ｉ （Ｔ）＝ （ｋＴｊ ｎ
（Ｎ）／ＱＲｏ （１＋−１−ＯＲ（Ｔ−３００＞
）であり、ここでｋはボルツマンの定数、Ｎは電流ミラ
ーの１つの枝路にあるダイオードと他方の枝路にあるダ
イオードとの比であり、ｑは電子の電荷である。移動度
の項は３／２乗の反比例の法則に従う既知の物理的な依
存性を持っている。従って、トランスコンダクタンスと
電流の項を乗じた時、温度依存性が無くなる様に、正の
３／２乗で作用する電流が必要である。
ＥＴの単位面積当たりの酸化物の静電容量−ｃ−あり、
Ｉ−ｋＴｊ ｎ （Ｎ）／ｑＲであり、１（−Ｒ８（１
＋ＴＣＲ（Ｔ−３００））である。この式とａｍ（Ｔ）
が一定であることにより、ＴＣＲ＝−１６６７ｐｐｍの
時の電流の厳密な近似は、Ｉ （Ｔ）＝ （ｋＴｊ ｎ
（Ｎ）／ＱＲｏ （１＋−１−ＯＲ（Ｔ−３００＞
）であり、ここでｋはボルツマンの定数、Ｎは電流ミラ
ーの１つの枝路にあるダイオードと他方の枝路にあるダ
イオードとの比であり、ｑは電子の電荷である。移動度
の項は３／２乗の反比例の法則に従う既知の物理的な依
存性を持っている。従って、トランスコンダクタンスと
電流の項を乗じた時、温度依存性が無くなる様に、正の
３／２乗で作用する電流が必要である。
問題 を解決する の び
この発明では、上に述べた従来の問題を最小限に抑え、
比較的簡単で低廉に製造できる温度に対して一定のｇｍ
を持つ０ＭＯ８電流基準を提供する。
比較的簡単で低廉に製造できる温度に対して一定のｇｍ
を持つ０ＭＯ８電流基準を提供する。
簡単に云うと、同じ基準電圧源に通ずる２つの回路枝路
に対する等しい°電圧の源を提供することによって、上
に述べたことが達成される。等しい電圧の諒が２つの並
列回路を含み、一方はｖｄｄとダイオードとして接続さ
れたｐｎｐトランジスタの間にあり、もう１つはＶｄｄ
と、抵抗並びに並列接続の複数個のダイオードの直列の
組合せの間にある。これらの２つの並列回路がダイオー
ドと直列の第１の相補形回路を含み、他方の回路が抵抗
及び並列接続のダイオードと直列の第２の相補形回路を
含む。各々の回路のｎチャンネル装置がＶｄｄに結合さ
れ、その共通のゲートが、ポリシリコン抵抗と並列接続
の複数個のダイオードと直列の相補形￥＆置の接続点に
結合されている。
に対する等しい°電圧の源を提供することによって、上
に述べたことが達成される。等しい電圧の諒が２つの並
列回路を含み、一方はｖｄｄとダイオードとして接続さ
れたｐｎｐトランジスタの間にあり、もう１つはＶｄｄ
と、抵抗並びに並列接続の複数個のダイオードの直列の
組合せの間にある。これらの２つの並列回路がダイオー
ドと直列の第１の相補形回路を含み、他方の回路が抵抗
及び並列接続のダイオードと直列の第２の相補形回路を
含む。各々の回路のｎチャンネル装置がＶｄｄに結合さ
れ、その共通のゲートが、ポリシリコン抵抗と並列接続
の複数個のダイオードと直列の相補形￥＆置の接続点に
結合されている。
各々の回路のｎチャンネル装置の共通のゲートが、ダイ
オードと直列の相補形トランジスタの接続点に結合され
る。ｐｎｐトランジスタを有する枝路が１個のダイオー
ドとして接続されており、そのベース及びコレクタが基
準電圧源に結合される。第２の枝路は、負の抵抗温度係
数を持つ抵抗と、この抵抗及び基準電圧源の間に並列接
続された複数個のダイオードとを直列に有する。並列接
続されるダイオードの好ましい数は８乃至１２である。
オードと直列の相補形トランジスタの接続点に結合され
る。ｐｎｐトランジスタを有する枝路が１個のダイオー
ドとして接続されており、そのベース及びコレクタが基
準電圧源に結合される。第２の枝路は、負の抵抗温度係
数を持つ抵抗と、この抵抗及び基準電圧源の間に並列接
続された複数個のダイオードとを直列に有する。並列接
続されるダイオードの好ましい数は８乃至１２である。
多重エミッタ・トランジスタが並列接続のダイオードを
作る好ましい方式である。この多重エミッタ・トランジ
スタは８乃至１２個のエミッタを持つことが好ましく、
そのベース及びコレクタ電極が基準電圧源に結合される
。
作る好ましい方式である。この多重エミッタ・トランジ
スタは８乃至１２個のエミッタを持つことが好ましく、
そのベース及びコレクタ電極が基準電圧源に結合される
。
その結果、１個のダイオードの両端の合計電圧は、負の
抵抗温度係数を持つ抵抗と直列に、並列接続されたＮ個
のダイオードの両端の電圧と等しい。従って、抵抗の両
端の電圧は、１個のダイオードの両端の電圧と、並列接
続されたＮ個のダイオードの両端の電圧との差に等しい
。従って、第２の枝路の電流はΔＶ ｂｅ／ Ｒに等し
い。これは既知の物理の式であり、（ｋＴ／ｑＲ）Ｊｌ
ｎ （Ｎ）に等しい。ここでｋはボルツマンの乗数、
°「は゛にで表わした絶対湿度、ｑは電子の電荷、Ｒは
抵抗Ｒの抵抗値、Ｎは回路にあるダイオードの数（又は
多重エミッタ・トランジスタを使う場合はエミッタの数
）であり、８７”ｌ至１２であることが好ましい。
抵抗温度係数を持つ抵抗と直列に、並列接続されたＮ個
のダイオードの両端の電圧と等しい。従って、抵抗の両
端の電圧は、１個のダイオードの両端の電圧と、並列接
続されたＮ個のダイオードの両端の電圧との差に等しい
。従って、第２の枝路の電流はΔＶ ｂｅ／ Ｒに等し
い。これは既知の物理の式であり、（ｋＴ／ｑＲ）Ｊｌ
ｎ （Ｎ）に等しい。ここでｋはボルツマンの乗数、
°「は゛にで表わした絶対湿度、ｑは電子の電荷、Ｒは
抵抗Ｒの抵抗値、Ｎは回路にあるダイオードの数（又は
多重エミッタ・トランジスタを使う場合はエミッタの数
）であり、８７”ｌ至１２であることが好ましい。
抵抗はポリシリコンで形成することが好ましく、所望の
負の抵抗温度係数を持たせる為に適当なドーピング・レ
ベルにドープする。所望の抵抗値は形状の関数である。
負の抵抗温度係数を持たせる為に適当なドーピング・レ
ベルにドープする。所望の抵抗値は形状の関数である。
ポリシリコンの抵抗温度係数及び比抵抗がそのドーピン
グ密度の関数であることが分かっている。例えば、比抵
抗が約５００オーム／スクエアになる様なポリシリコン
のドーピング密度にすると、その抵抗温度係数は、ｐｎ
接合と大体−合う。ポリシリコン抵抗の抵抗値は、第１
次近似では、式Ｒ（Ｔ）＝Ｒ０（１＋ＴＣＰΔＴ）によ
って決定される。ここでＴＣＰは一２１００ｐｐｍ／℃
であり、ΔＴ−Ｔ−Ｔｏである。
グ密度の関数であることが分かっている。例えば、比抵
抗が約５００オーム／スクエアになる様なポリシリコン
のドーピング密度にすると、その抵抗温度係数は、ｐｎ
接合と大体−合う。ポリシリコン抵抗の抵抗値は、第１
次近似では、式Ｒ（Ｔ）＝Ｒ０（１＋ＴＣＰΔＴ）によ
って決定される。ここでＴＣＰは一２１００ｐｐｍ／℃
であり、ΔＴ−Ｔ−Ｔｏである。
Ｒｏは３００°Ｋに於ける抵抗値であり、■。は３００
°にである。
°にである。
上に述べた物理的な方程式から、温度１が上昇すると、
項Ｔが増加し、Ｒが同時に（負の抵抗温度係数の為に）
負になり、こうして電流ｌの値を更に増加することが分
かる。こうして、ｇｍの温度依存性が前に示した式の様
になる。
項Ｔが増加し、Ｒが同時に（負の抵抗温度係数の為に）
負になり、こうして電流ｌの値を更に増加することが分
かる。こうして、ｇｍの温度依存性が前に示した式の様
になる。
友−皇−１
ｐｌＪ１図舎にはこの発明のｌ！度に対して一定のｇｍ
を持つ電流基準回路が示されている。この他の回路もこ
の条件を達成することができ、この発明の１部分を構成
するものであるが、設計上の成る最低値より高い供給電
圧に関係なく、所望の電流が得られると云う点で、この
Ｗｉ流基準が電源に無関係である点で図示の回路が好ま
しい。更に、−数的＆：ＣＭＯ８［［ＭＯ８ｌｌ１７）
ＶｔＳＣ対する処理の依存性を持つが、この回路は０Ｍ
Ｏ８技術で設けられているが、その中にあるｎチャンネ
ル又はｐチャンネル装置の何れのＶｔにも無関係である
。
を持つ電流基準回路が示されている。この他の回路もこ
の条件を達成することができ、この発明の１部分を構成
するものであるが、設計上の成る最低値より高い供給電
圧に関係なく、所望の電流が得られると云う点で、この
Ｗｉ流基準が電源に無関係である点で図示の回路が好ま
しい。更に、−数的＆：ＣＭＯ８［［ＭＯ８ｌｌ１７）
ＶｔＳＣ対する処理の依存性を持つが、この回路は０Ｍ
Ｏ８技術で設けられているが、その中にあるｎチャンネ
ル又はｐチャンネル装置の何れのＶｔにも無関係である
。
回路１が２対のｐチャンネル・トランジスタ２１．２３
．２５．２７を持ち、トランジスタ２１゜２３のソース
がＶｄｄに接続され、そのドレインが夫々トランジスタ
２５．２７のソースに接続されている。トランジスタ２
５．２７のドレインが夫夫ｎチャンネル・トランジスタ
２９．３１のドレインに接続され、トランジスタ２９．
３１のソースが夫々ｎチャンネル・トランジスタ３３．
３５のドレインに接続されている。トランジスタ３３゜
３５のソースは、これから説明する様に、その間に接続
された中間回路を介して、基準電圧源■ｓｓに対し、同
一の電圧を発生する。トランジスタ２１．２３のゲート
が一緒に結合されると共に、トランジスタ２３のドレイ
ン及びトランジスタ２７のソースの接続点に結合されて
いる。トランジスタ２５．２７のゲートが一緒に接続さ
れると共に、トランジスタ２７のドレイン及びトランジ
スタ３１のドレインの接続点に結合されている。トラン
ジスタ２９．３１のゲートが一緒に結合されると共に、
トランジスタ２５のドレイン及びトランジスタ２９のド
レインの接続点に結合されている。
．２５．２７を持ち、トランジスタ２１゜２３のソース
がＶｄｄに接続され、そのドレインが夫々トランジスタ
２５．２７のソースに接続されている。トランジスタ２
５．２７のドレインが夫夫ｎチャンネル・トランジスタ
２９．３１のドレインに接続され、トランジスタ２９．
３１のソースが夫々ｎチャンネル・トランジスタ３３．
３５のドレインに接続されている。トランジスタ３３゜
３５のソースは、これから説明する様に、その間に接続
された中間回路を介して、基準電圧源■ｓｓに対し、同
一の電圧を発生する。トランジスタ２１．２３のゲート
が一緒に結合されると共に、トランジスタ２３のドレイ
ン及びトランジスタ２７のソースの接続点に結合されて
いる。トランジスタ２５．２７のゲートが一緒に接続さ
れると共に、トランジスタ２７のドレイン及びトランジ
スタ３１のドレインの接続点に結合されている。トラン
ジスタ２９．３１のゲートが一緒に結合されると共に、
トランジスタ２５のドレイン及びトランジスタ２９のド
レインの接続点に結合されている。
トランジスタ３３．３５のゲートが一緒に結合されると
共に、トランジスタ２９のソース及びトランジスタ３３
のドレインの接続点に結合されている。
共に、トランジスタ２９のソース及びトランジスタ３３
のドレインの接続点に結合されている。
トランジスタ３３のソースがｐｎｐｔ’ランジスタ３７
を介して■ｓｓに結合される。トランジスタ３７はダイ
オード接続であって、そのベース及びコレクタが基準電
圧ａ＊Ｖ、、に結合されている。トランジスタ３５のソ
ースがポリシリコン抵抗３９を介してＶ８．に結合され
る。この抵抗は、上に述べた様に所望の抵抗ｍ＊係数を
持つ様にドープされている。この抵抗が、複数個の並列
接続のｐｎ接合ダイオードとして作用する多重エミッタ
・トランジスタ４１と直列である。抵抗３９の抵抗値は
、幾何学的な手段によって所望な値に設定されい。
を介して■ｓｓに結合される。トランジスタ３７はダイ
オード接続であって、そのベース及びコレクタが基準電
圧ａ＊Ｖ、、に結合されている。トランジスタ３５のソ
ースがポリシリコン抵抗３９を介してＶ８．に結合され
る。この抵抗は、上に述べた様に所望の抵抗ｍ＊係数を
持つ様にドープされている。この抵抗が、複数個の並列
接続のｐｎ接合ダイオードとして作用する多重エミッタ
・トランジスタ４１と直列である。抵抗３９の抵抗値は
、幾何学的な手段によって所望な値に設定されい。
各々のｐチャンネル働トランジスタの電流は、それらが
同じ大きさであって、各々の対は共通のゲート・ソース
圏電圧を持つ為に同じ電流を返すので、同じである。ｎ
チャンネル働トランジスタは単純な差動増幅器として動
作する。これは各々のトランジスタの対のドレインの′
４流が同じ大きざであり、各々のトランジスタの対のゲ
ートが同じ電位にあるからである。従って、各々のｎチ
ャンネル・トランジスタを通るＳ４１２１ｍも１目しに
なるはずである。この為、トランジスタ３３．３５のソ
ースの電圧は強制的に等しくなる。この時、装置３３．
３５のこの同じ電圧源から中間回路を介してＶｓｓに強
制的に加えられる電圧は、ダイオード３７がこの他のど
んな電圧も受ないから、ダイオード電圧になるはずであ
る。従って、抵抗３９及び多重エミッタ・トランジスタ
４１の両端の電圧が分かつていて、その抵抗値が分かつ
ているから、それを通る電流も分かる。
同じ大きさであって、各々の対は共通のゲート・ソース
圏電圧を持つ為に同じ電流を返すので、同じである。ｎ
チャンネル働トランジスタは単純な差動増幅器として動
作する。これは各々のトランジスタの対のドレインの′
４流が同じ大きざであり、各々のトランジスタの対のゲ
ートが同じ電位にあるからである。従って、各々のｎチ
ャンネル・トランジスタを通るＳ４１２１ｍも１目しに
なるはずである。この為、トランジスタ３３．３５のソ
ースの電圧は強制的に等しくなる。この時、装置３３．
３５のこの同じ電圧源から中間回路を介してＶｓｓに強
制的に加えられる電圧は、ダイオード３７がこの他のど
んな電圧も受ないから、ダイオード電圧になるはずであ
る。従って、抵抗３９及び多重エミッタ・トランジスタ
４１の両端の電圧が分かつていて、その抵抗値が分かつ
ているから、それを通る電流も分かる。
この図の回路では、′Ｉｌｉ流ゼロの流れが安定な動作
状態であるから、この回路に実際に基準電流が存在する
様に保証する為に、始動回路を設けることが必要になる
。この始動回路がｐチャンネル・トランジスタＭ１．Ｍ
２．Ｍ３とキャパシタＣ１によって示されている。トラ
ンジスタＭ１及びＭ３はＶｄｄ及びｖｓｓの間に直列接
続であり、トランジスタＭ１のゲートがトランジスタ２
１．２３のゲートに結合され、トランジスタＭ３のゲー
トがやはりＶｓｓにあるそのドレインに結合される。
状態であるから、この回路に実際に基準電流が存在する
様に保証する為に、始動回路を設けることが必要になる
。この始動回路がｐチャンネル・トランジスタＭ１．Ｍ
２．Ｍ３とキャパシタＣ１によって示されている。トラ
ンジスタＭ１及びＭ３はＶｄｄ及びｖｓｓの間に直列接
続であり、トランジスタＭ１のゲートがトランジスタ２
１．２３のゲートに結合され、トランジスタＭ３のゲー
トがやはりＶｓｓにあるそのドレインに結合される。
トランジスタＭ２がＶｄｄとトランジスタ２５．２９の
接続点との間に結合されており、そのゲートがトランジ
スタＭ１及びＭ３の接続点に結合されている。最初、始
動回路は基準回路に強制的に電流を送込み、その後目ら
の動作を停止し、回路から切離される。
接続点との間に結合されており、そのゲートがトランジ
スタＭ１及びＭ３の接続点に結合されている。最初、始
動回路は基準回路に強制的に電流を送込み、その後目ら
の動作を停止し、回路から切離される。
動作について説明すると、Ｖ８．に対してＶｄｄの電圧
が回路に印加されると、回路の両端の電圧が増加する時
、トランジスタ２１．２３．２５，２７．２９，３１，
３３．３５に流れる電流がない。
が回路に印加されると、回路の両端の電圧が増加する時
、トランジスタ２１．２３．２５，２７．２９，３１，
３３．３５に流れる電流がない。
従って、トランジスタＭ１がターンオフになり、トラン
ジスタＭ３がターンオンになって、大形抵抗として作用
する。従って、Ｖｄｄが引続いてＶｓｓに対して増加し
続けると、トランジスタＭ２のゲートは、トランジスタ
Ｍ３の抵抗作用によりＶｓｓ近くに止どまる。Ｖｓｓに
対するＶｄｄの急速な過渡状態の下で、主１１パシタＣ
１がトランジスタＭ２をゲート■ｓｓ近くに保つのを助
ける。ＶｄｄがＶｓｓに対してｐチャンネルのＶｔに達
すると、トランジスタＭ２がターンオンし、トランジス
タ２９゜３１のゲートの充電を開始する。この回路の両
端の電圧がｐチャンネルの２ＩＱのＶＳａｔｇ）電圧降
下と、ｎチャンネル２個のＶｔの電圧降下と、ダイオー
ドの電圧降下とを加えた値に達すると（これはトランジ
スタ２１．２５．２９．３３．３７の両端の電圧降下、
即ち、約２．５Ｖ）、ｆｔｉ流が流れ始め、ダイオード
電圧の値が抵抗３９及び多重エミッタ・トランジスタ４
１の両端に印加される。トランジスタＭ２がターンオン
すると、それがトランジスタ２９及び３３の接続点の節
に強制的に電流を送込み、ｎチャンネル装置１２９．３
３のドレイン電圧を引張り上げ、こうしてそれらがダイ
オード接続になっているから、そのダイオード降伏電圧
に達するや否や、これらのトランジスタをターンオンす
る。これによって、トランジスタ３１及び３５のゲート
に電流が印加される為に、抵抗３９及び多重エミッタ・
トランジスタに電流が流れる。この電流が上側ミラー（
トランジスタ２１．２３．２５．２７）に戻り、トラン
ジスタＭ１と共に上側ミラー・トランジスタをターンオ
ンする。これがトランジスタＭ２のゲートの電圧を引張
り上げ、トランジスタＭ２をターンオフにする。従って
、トランジスタＭ２は最早抵抗２５及び２９の接続点で
、電圧基準回路に電流を注入しなくなり、この時基準回
路はその基準電流レベルで動作する。このレベルは安定
であって、それ以上監視する必要がない。
ジスタＭ３がターンオンになって、大形抵抗として作用
する。従って、Ｖｄｄが引続いてＶｓｓに対して増加し
続けると、トランジスタＭ２のゲートは、トランジスタ
Ｍ３の抵抗作用によりＶｓｓ近くに止どまる。Ｖｓｓに
対するＶｄｄの急速な過渡状態の下で、主１１パシタＣ
１がトランジスタＭ２をゲート■ｓｓ近くに保つのを助
ける。ＶｄｄがＶｓｓに対してｐチャンネルのＶｔに達
すると、トランジスタＭ２がターンオンし、トランジス
タ２９゜３１のゲートの充電を開始する。この回路の両
端の電圧がｐチャンネルの２ＩＱのＶＳａｔｇ）電圧降
下と、ｎチャンネル２個のＶｔの電圧降下と、ダイオー
ドの電圧降下とを加えた値に達すると（これはトランジ
スタ２１．２５．２９．３３．３７の両端の電圧降下、
即ち、約２．５Ｖ）、ｆｔｉ流が流れ始め、ダイオード
電圧の値が抵抗３９及び多重エミッタ・トランジスタ４
１の両端に印加される。トランジスタＭ２がターンオン
すると、それがトランジスタ２９及び３３の接続点の節
に強制的に電流を送込み、ｎチャンネル装置１２９．３
３のドレイン電圧を引張り上げ、こうしてそれらがダイ
オード接続になっているから、そのダイオード降伏電圧
に達するや否や、これらのトランジスタをターンオンす
る。これによって、トランジスタ３１及び３５のゲート
に電流が印加される為に、抵抗３９及び多重エミッタ・
トランジスタに電流が流れる。この電流が上側ミラー（
トランジスタ２１．２３．２５．２７）に戻り、トラン
ジスタＭ１と共に上側ミラー・トランジスタをターンオ
ンする。これがトランジスタＭ２のゲートの電圧を引張
り上げ、トランジスタＭ２をターンオフにする。従って
、トランジスタＭ２は最早抵抗２５及び２９の接続点で
、電圧基準回路に電流を注入しなくなり、この時基準回
路はその基準電流レベルで動作する。このレベルは安定
であって、それ以上監視する必要がない。
設計が簡単で、経済的でその両端の電圧に無関係な、温
度に対して一定のｇｍを持つＣＭＯ８電流基準回路を提
供したことが理解されよう。
度に対して一定のｇｍを持つＣＭＯ８電流基準回路を提
供したことが理解されよう。
この発明を特定の好ましい実施例について説明したが、
当業者には色々な変更が直ちに考えられよう。従って、
特許請求の範囲は、この様な全ての変更を包括するもの
として、従来技術からみて可能な限り広く解釈されるべ
きである。
当業者には色々な変更が直ちに考えられよう。従って、
特許請求の範囲は、この様な全ての変更を包括するもの
として、従来技術からみて可能な限り広く解釈されるべ
きである。
以上の説明にＩＩｌ連して更に下記の項を開示する。
（１） 基準電圧源に結合された一方向導電半導体装
置と、１端が前記基準電圧源に接続されていて、負の抵
抗温度係数を持つと共に予定のドーピング・レベルを持
つポリシリコン抵抗、及び該抵抗に直列接続された複数
個の並列接続の一方向通電素子で構成される分岐回路と
、各々の半導体装置及び前記分岐回路に略同じ電圧を印
加する手段とを有する温度に対して一定のｇｍを持つ電
流基準回路。
置と、１端が前記基準電圧源に接続されていて、負の抵
抗温度係数を持つと共に予定のドーピング・レベルを持
つポリシリコン抵抗、及び該抵抗に直列接続された複数
個の並列接続の一方向通電素子で構成される分岐回路と
、各々の半導体装置及び前記分岐回路に略同じ電圧を印
加する手段とを有する温度に対して一定のｇｍを持つ電
流基準回路。
（２） （１）項に記載した温度に対して一定のｇｍ
を持つ電流基準回路に於いて、電流を印加する手段が、
何も電圧源に結合された一対のｐチャンネル・トランジ
スタと、前記ｐチャンネル・トランジスタ及び前記ダイ
オード及び分岐回路の簡に結合されて１対の並列回路を
形成する１対のｎチャンネル・トランジスタとを有し、
各々の並列回路は１つのｐチャンネル・トランジスタ及
び１つのｎチャンネル・トランジスタ及び前記装置及び
分岐回路の一方を含んでいる温度に対して一定のｇｍを
持つ電８！基準回路。
を持つ電流基準回路に於いて、電流を印加する手段が、
何も電圧源に結合された一対のｐチャンネル・トランジ
スタと、前記ｐチャンネル・トランジスタ及び前記ダイ
オード及び分岐回路の簡に結合されて１対の並列回路を
形成する１対のｎチャンネル・トランジスタとを有し、
各々の並列回路は１つのｐチャンネル・トランジスタ及
び１つのｎチャンネル・トランジスタ及び前記装置及び
分岐回路の一方を含んでいる温度に対して一定のｇｍを
持つ電８！基準回路。
（３） （１）項に記載した温度に対して一定のｇｍ
を持つ電流基準回路に於いて、予定の電圧に応答して、
基準回路に電流の流れを開始させる始動回路手段を有す
る温度に対して一定のｇｍを持つ電流基準回路。
を持つ電流基準回路に於いて、予定の電圧に応答して、
基準回路に電流の流れを開始させる始動回路手段を有す
る温度に対して一定のｇｍを持つ電流基準回路。
（４） （２）項に記載した１１度に対して一定のｇ
ｍを持つ電８１基準回路に於いて、予定の電圧に応答し
て、基準＠路に電流の流れを開始させる始動回路手段を
有する１１度に対して一定のｇｍを持つ電流基準回路。
ｍを持つ電８１基準回路に於いて、予定の電圧に応答し
て、基準＠路に電流の流れを開始させる始動回路手段を
有する１１度に対して一定のｇｍを持つ電流基準回路。
（５） （１）項に記載した８１度に対して一定のｇ
ｍを持つ電流基準回路に於いて、その各々が電圧源に結
合されている第１の１対のｐチャンネル・トランジスタ
と、その各々が前記第１の１対のｐチャンネル・トラン
ジスタの相異なる１つに結合さ−れている様な第２の１
対のｐチャンネル・トランジスタと、該第２の１対のｐ
チャンネル・トランジスタの相異なる１つに結合された
第１の１対のｎチャンネル・トランジスタと、第２の１
対のｎチャンネル・トランジスタとを有し、各々の前記
第２のｎチャンネル・トランジスタは相異なる１つの第
１のｎチャンネル・トランジスタ及び前記装置及び分岐
回路の内の相違なる１つの門に結合されている温度に対
して一定のｇｍを持つ電流基準回路。
ｍを持つ電流基準回路に於いて、その各々が電圧源に結
合されている第１の１対のｐチャンネル・トランジスタ
と、その各々が前記第１の１対のｐチャンネル・トラン
ジスタの相異なる１つに結合さ−れている様な第２の１
対のｐチャンネル・トランジスタと、該第２の１対のｐ
チャンネル・トランジスタの相異なる１つに結合された
第１の１対のｎチャンネル・トランジスタと、第２の１
対のｎチャンネル・トランジスタとを有し、各々の前記
第２のｎチャンネル・トランジスタは相異なる１つの第
１のｎチャンネル・トランジスタ及び前記装置及び分岐
回路の内の相違なる１つの門に結合されている温度に対
して一定のｇｍを持つ電流基準回路。
（６） （３）項に記載した温度に対して一定のｇｍ
を持つ電流基準回路に於いて、１流を印加する手段が、
その各々が電圧源に結合されている第１の１対のｐチャ
ンネル・トランジスタと、該第１の１対のｐチャンネル
・トランジスタの相異なる１つに夫々結合されている第
２の１対のｐチャンネル・トランジスタと、該第２の１
対のｐチャンネル・トランジスタの相異なる１つに結合
された第１の１対のｎチャンネル・トランジスタと、第
２の１対のｎチャンネル・トランジスタとを有し、各々
の第２のｎチャンネル・トランジスタが相異なる１つの
第１のｎチャンネル・トランジスタと前記装置及び分岐
回路の内の相異なる１つとの間に結合されている温度に
対して一定のｇｍを持つ電流基準回路。
を持つ電流基準回路に於いて、１流を印加する手段が、
その各々が電圧源に結合されている第１の１対のｐチャ
ンネル・トランジスタと、該第１の１対のｐチャンネル
・トランジスタの相異なる１つに夫々結合されている第
２の１対のｐチャンネル・トランジスタと、該第２の１
対のｐチャンネル・トランジスタの相異なる１つに結合
された第１の１対のｎチャンネル・トランジスタと、第
２の１対のｎチャンネル・トランジスタとを有し、各々
の第２のｎチャンネル・トランジスタが相異なる１つの
第１のｎチャンネル・トランジスタと前記装置及び分岐
回路の内の相異なる１つとの間に結合されている温度に
対して一定のｇｍを持つ電流基準回路。
（７） （１）項に記載した温度に対して一定のｇｍ
を持つｌ７ｔｉ流基準回路に於いて、抵抗が予定のドー
ピング・レベルにドープされたポリシリコンで形成され
ている温度に対して一定のｇｍを持つ電流基準回路。
を持つｌ７ｔｉ流基準回路に於いて、抵抗が予定のドー
ピング・レベルにドープされたポリシリコンで形成され
ている温度に対して一定のｇｍを持つ電流基準回路。
（８） （２）項に記載したＳＩ［に対して一定のｇ
ｍを持つＴｉ電流基準回路於いて、抵抗が予定のドーピ
ング・レベルにドープされたポリシリコンで形成されて
いる温度に対して一定のｑｍを持つ′Ｉｌｉ流基準回路
。
ｍを持つＴｉ電流基準回路於いて、抵抗が予定のドーピ
ング・レベルにドープされたポリシリコンで形成されて
いる温度に対して一定のｑｍを持つ′Ｉｌｉ流基準回路
。
（９） （３）項に記載した温度に対して一定のｇｍ
を持つ電流基準回路於いて、抵抗が予定のドーピング・
レベルにドープされたポリシリコンで形成されている温
度に対して一定のＱｍを持つ電流基準回路。
を持つ電流基準回路於いて、抵抗が予定のドーピング・
レベルにドープされたポリシリコンで形成されている温
度に対して一定のＱｍを持つ電流基準回路。
（１Ｇ） （４）項に記載した温度に対して一定のｇ
ｍを持つ電流基準回路に於いて、抵抗が予定のドーピン
グ・レベルにドープされたポリシリコンで形成されてい
る８１度に対して一定のＱｍを持つ電流基準回路。
ｍを持つ電流基準回路に於いて、抵抗が予定のドーピン
グ・レベルにドープされたポリシリコンで形成されてい
る８１度に対して一定のＱｍを持つ電流基準回路。
（１１） （５）項に記載した温度に対して一定のｇ
ｍを持つ電流基準回路に於いて、抵抗が予定のドーピン
グ・レベルにドープされたポリシリコンで形成されてい
る温度に対して一定のｇｍを持つ電流基準回路。
ｍを持つ電流基準回路に於いて、抵抗が予定のドーピン
グ・レベルにドープされたポリシリコンで形成されてい
る温度に対して一定のｇｍを持つ電流基準回路。
（１２） （６）項に記載した温度に対して一定のｇ
ｍを持つ電流基準回路に於いて、抵抗が予定のドーピン
グ・レベルにドープされたポリシリコンで形成されてい
る温度に対して一定のｇｍを持つ’、４流基準基準回 路１３） （１）項に記載した温度に対して一定のｇ
ｍを持つ電２！基準回路に於いて、複数個の並列接続の
一方向通電装置が８乃至１２＠である温度に対して一定
のＯｍを持つ電８！基準回路。
ｍを持つ電流基準回路に於いて、抵抗が予定のドーピン
グ・レベルにドープされたポリシリコンで形成されてい
る温度に対して一定のｇｍを持つ’、４流基準基準回 路１３） （１）項に記載した温度に対して一定のｇ
ｍを持つ電２！基準回路に於いて、複数個の並列接続の
一方向通電装置が８乃至１２＠である温度に対して一定
のＯｍを持つ電８！基準回路。
（１４） （２）項に記載した温度に対して一定のＯ
ｍを持つ電８１基準回路において、複数個の並列接続の
一方向通電装置が８乃至１２１１である温度に対して一
定のｇｍを持つ電流基準回路。
ｍを持つ電８１基準回路において、複数個の並列接続の
一方向通電装置が８乃至１２１１である温度に対して一
定のｇｍを持つ電流基準回路。
（１５） （３）項に記載した温度に対して一定のａ
ｍを持つ電流基準回路に於いて、複数個の並列接続の一
方向通電装置が８乃至１２個である温度に対して一定の
ｇｍを持つ電流基準回路。
ｍを持つ電流基準回路に於いて、複数個の並列接続の一
方向通電装置が８乃至１２個である温度に対して一定の
ｇｍを持つ電流基準回路。
（１Ｇ） （４）項に記載した温度に対して一定のｇ
ｍを持つ電流基準回路に於いて、複数個の並列接続の一
方向通電装置が８乃至１２個である温度に対して一定の
ｇｍを持つ電流基準回路。
ｍを持つ電流基準回路に於いて、複数個の並列接続の一
方向通電装置が８乃至１２個である温度に対して一定の
ｇｍを持つ電流基準回路。
（１７） （５）項に記載した濡磨に対して一定のｇ
ｍを持つ電流基準回路に於いて、複数個の並列接続の一
方向通電装置が８乃至１２個である温度に対して一定の
ｇｍを持つ電流基準回路。
ｍを持つ電流基準回路に於いて、複数個の並列接続の一
方向通電装置が８乃至１２個である温度に対して一定の
ｇｍを持つ電流基準回路。
（１８） （６）項に記載した温度に対して一定の（
Ｊ ｒｒｌを持つ電流基準回路に於いて、複数個の並列
接続の一方向通電装置が８乃至１２個である温度に対し
て一定のｇｍを持つ電流基準回路。
Ｊ ｒｒｌを持つ電流基準回路に於いて、複数個の並列
接続の一方向通電装置が８乃至１２個である温度に対し
て一定のｇｍを持つ電流基準回路。
（１９） （７）項に記載した温度に対して一定のＯ
ｍを持つ電流基準回路に於いて、複数個の並列接続の一
方向通電装置が８乃至１２個である温度に対して一定の
ｇｍを持つ電流基準回路。
ｍを持つ電流基準回路に於いて、複数個の並列接続の一
方向通電装置が８乃至１２個である温度に対して一定の
ｇｍを持つ電流基準回路。
（２０） （８）項に記載した温度に対して一定のｇ
ｍを持つ電流基準回路に於いて、複数個の並列接続の一
方向通電装置が８乃至１２個である温度に対して一定の
ｇｍを持つ電流基準回路。
ｍを持つ電流基準回路に於いて、複数個の並列接続の一
方向通電装置が８乃至１２個である温度に対して一定の
ｇｍを持つ電流基準回路。
（２１） （９）項に記載した温度に対して一定のｇ
ｍを持つＩ１１基準回路に於いて、複数個の並列接続の
一方向通電装置が８乃至１２個である温度に対して一定
のｇｍを持つ電流基準回路。
ｍを持つＩ１１基準回路に於いて、複数個の並列接続の
一方向通電装置が８乃至１２個である温度に対して一定
のｇｍを持つ電流基準回路。
（２２） （１Ｇ）項に記載したｍ度に対して一定の
ｇｍを持つ電流基準回路に於いて、複数個の並列接続の
一方向通電装置が８乃至１２個であるｍａに対して一定
のｇｍを持つ電流基準回路。
ｇｍを持つ電流基準回路に於いて、複数個の並列接続の
一方向通電装置が８乃至１２個であるｍａに対して一定
のｇｍを持つ電流基準回路。
（２３） （１１）項に記載した温度に対して一定の
ｇｍを持つ電流基準回路に於いて、複数個の並列接続の
一方向通電装置が８乃至１２個である温度に対して一定
のｇｍを持つ電流基準回路。
ｇｍを持つ電流基準回路に於いて、複数個の並列接続の
一方向通電装置が８乃至１２個である温度に対して一定
のｇｍを持つ電流基準回路。
（２４） （１２）項に記載した温度に対して一定の
ｇｍを持つ電流基準回路に於いて、複数個の並列接続の
一方向通電装置が８乃至１２個である温度に対して一定
のａｍを持つ電流基準回路。
ｇｍを持つ電流基準回路に於いて、複数個の並列接続の
一方向通電装置が８乃至１２個である温度に対して一定
のａｍを持つ電流基準回路。
（２５） その回路の両端の電圧に無関係な温度に対
して一定のｇｍを持つ電流基準回路が、半導体ダイオー
ド（３１）と、予定のドーピング・レベルのポリシリコ
ン抵抗（３９）と直列の、並列接続された複数個の一方
向通電装置、好ましくは多重電極トランジスタで構成さ
れた分岐回路とに対して、路間−の電圧を印加する回路
を含む。好ましい実施例では、８乃至１２個の一方向通
電装置が必要である。
して一定のｇｍを持つ電流基準回路が、半導体ダイオー
ド（３１）と、予定のドーピング・レベルのポリシリコ
ン抵抗（３９）と直列の、並列接続された複数個の一方
向通電装置、好ましくは多重電極トランジスタで構成さ
れた分岐回路とに対して、路間−の電圧を印加する回路
を含む。好ましい実施例では、８乃至１２個の一方向通
電装置が必要である。
第１図はこの発明の好ましい実施例の温度に対して一定
のｇｍを持つＣＭＯ３電流Ｖ準の回路図である。 主な符号の説明 ｖｄ□Ｖ５．：電圧源 ３７：ダイオード接続のトランジスタ ３９：ポリシリコン抵抗 ４１：多重エミッタ・トランジスタ
のｇｍを持つＣＭＯ３電流Ｖ準の回路図である。 主な符号の説明 ｖｄ□Ｖ５．：電圧源 ３７：ダイオード接続のトランジスタ ３９：ポリシリコン抵抗 ４１：多重エミッタ・トランジスタ
Claims (1)
- （１）基準電圧源に結合された一方向導電半導体装置と
、１端が前記基準電圧源に接続されていて、負の抵抗温
度係数を持つと共に予定のドーピング・レベルを持つポ
リシリコン抵抗、及び該抵抗に直列接続された複数個の
並列接続の一方向通電素子で構成される分岐回路と、各
々の半導体装置及び前記分岐回路に略同じ電圧を印加す
る手段とを有する温度に対して一定のｇｍを持つ電流基
準回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US228352 | 1988-08-04 | ||
| US07/228,352 US4890052A (en) | 1988-08-04 | 1988-08-04 | Temperature constant current reference |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02142207A true JPH02142207A (ja) | 1990-05-31 |
| JP2927827B2 JP2927827B2 (ja) | 1999-07-28 |
Family
ID=22856836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1202244A Expired - Fee Related JP2927827B2 (ja) | 1988-08-04 | 1989-08-03 | 温度に対して一定のｇｍを持つ電流基準回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4890052A (ja) |
| JP (1) | JP2927827B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04111008A (ja) * | 1990-08-30 | 1992-04-13 | Oki Electric Ind Co Ltd | 定電流源回路 |
| US5034626A (en) * | 1990-09-17 | 1991-07-23 | Motorola, Inc. | BIMOS current bias with low temperature coefficient |
| US5045773A (en) * | 1990-10-01 | 1991-09-03 | Motorola, Inc. | Current source circuit with constant output |
| US5144223A (en) * | 1991-03-12 | 1992-09-01 | Mosaid, Inc. | Bandgap voltage generator |
| US5336986A (en) * | 1992-02-07 | 1994-08-09 | Crosspoint Solutions, Inc. | Voltage regulator for field programmable gate arrays |
| US5317208A (en) * | 1992-05-12 | 1994-05-31 | International Business Machines Corporation | Integrated circuit employing inverse transistors |
| US5307007A (en) * | 1992-10-19 | 1994-04-26 | National Science Council | CMOS bandgap voltage and current references |
| US5519313A (en) * | 1993-04-06 | 1996-05-21 | North American Philips Corporation | Temperature-compensated voltage regulator |
| US5349286A (en) * | 1993-06-18 | 1994-09-20 | Texas Instruments Incorporated | Compensation for low gain bipolar transistors in voltage and current reference circuits |
| JP3318105B2 (ja) * | 1993-08-17 | 2002-08-26 | 三菱電機株式会社 | 起動回路 |
| FR2721773B1 (fr) * | 1994-06-27 | 1996-09-06 | Sgs Thomson Microelectronics | Dispositif de mise en veille partielle d'une source de polarisation et circuit de commande d'une telle source. |
| CA2150502A1 (en) * | 1994-08-05 | 1996-02-06 | Michael F. Mattes | Method and apparatus for measuring temperature |
| JP3897826B2 (ja) * | 1994-08-19 | 2007-03-28 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
| US5500624A (en) * | 1994-11-02 | 1996-03-19 | Motorola, Inc. | Input stage for CMOS operational amplifier and method thereof |
| US5672962A (en) * | 1994-12-05 | 1997-09-30 | Texas Instruments Incorporated | Frequency compensated current output circuit with increased gain |
| US5694033A (en) * | 1996-09-06 | 1997-12-02 | Lsi Logic Corporation | Low voltage current reference circuit with active feedback for PLL |
| US6054903A (en) * | 1997-11-13 | 2000-04-25 | Lsi Logic Corporation | Dual-loop PLL with adaptive time constant reduction on first loop |
| US6377114B1 (en) * | 2000-02-25 | 2002-04-23 | National Semiconductor Corporation | Resistor independent current generator with moderately positive temperature coefficient and method |
| US6351111B1 (en) | 2001-04-13 | 2002-02-26 | Ami Semiconductor, Inc. | Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor |
| US6342781B1 (en) | 2001-04-13 | 2002-01-29 | Ami Semiconductor, Inc. | Circuits and methods for providing a bandgap voltage reference using composite resistors |
| US6737849B2 (en) * | 2002-06-19 | 2004-05-18 | International Business Machines Corporation | Constant current source having a controlled temperature coefficient |
| US7394308B1 (en) * | 2003-03-07 | 2008-07-01 | Cypress Semiconductor Corp. | Circuit and method for implementing a low supply voltage current reference |
| FR2860307B1 (fr) * | 2003-09-26 | 2005-11-18 | Atmel Grenoble Sa | Circuit integre avec fonction de demarrage automatique |
| JP2006121448A (ja) * | 2004-10-22 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 電流源回路 |
| US20090033311A1 (en) * | 2007-08-03 | 2009-02-05 | International Business Machines Corporation | Current Source with Power Supply Voltage Variation Compensation |
| US7605642B2 (en) * | 2007-12-06 | 2009-10-20 | Lsi Corporation | Generic voltage tolerant low power startup circuit and applications thereof |
| US8368789B2 (en) | 2008-11-26 | 2013-02-05 | Aptina Imaging Corporation | Systems and methods to provide reference current with negative temperature coefficient |
| KR101040859B1 (ko) * | 2009-09-02 | 2011-06-14 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
| US8552707B2 (en) * | 2011-02-23 | 2013-10-08 | Himax Technologies Limited | Bandgap circuit and complementary start-up circuit for bandgap circuit |
| EP2897021B1 (en) | 2014-01-21 | 2020-04-29 | Dialog Semiconductor (UK) Limited | An apparatus and method for a low voltage reference and oscillator |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4029974A (en) * | 1975-03-21 | 1977-06-14 | Analog Devices, Inc. | Apparatus for generating a current varying with temperature |
| US4350904A (en) * | 1980-09-22 | 1982-09-21 | Bell Telephone Laboratories, Incorporated | Current source with modified temperature coefficient |
| JPH0638217B2 (ja) * | 1985-11-30 | 1994-05-18 | 株式会社東芝 | 熱保護回路 |
| US4677368A (en) * | 1986-10-06 | 1987-06-30 | Motorola, Inc. | Precision thermal current source |
| US4792750A (en) * | 1987-04-13 | 1988-12-20 | Teledyne Industries, Inc. | Resistorless, precision current source |
| US4769589A (en) * | 1987-11-04 | 1988-09-06 | Teledyne Industries, Inc. | Low-voltage, temperature compensated constant current and voltage reference circuit |
-
1988
- 1988-08-04 US US07/228,352 patent/US4890052A/en not_active Expired - Lifetime
-
1989
- 1989-08-03 JP JP1202244A patent/JP2927827B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4890052A (en) | 1989-12-26 |
| JP2927827B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02142207A (ja) | 温度に対して一定のｇｍを持つ電流基準回路 | |
| Arnaud et al. | Nanowatt, sub-nS OTAs, with sub-10-mV input offset, using series-parallel current mirrors | |
| US4675594A (en) | Voltage-to-current converter | |
| JP5004393B2 (ja) | 高シートｍｏｓ抵抗器の方法および装置 | |
| US4048575A (en) | Operational amplifier | |
| US6831504B1 (en) | Constant temperature coefficient self-regulating CMOS current source | |
| WO1986007215A1 (en) | Improvements in or relating to transconductors | |
| US3870968A (en) | Electrometer voltage follower having MOSFET input stage | |
| US5028881A (en) | Highly linear operational transconductance amplifier with low transconductance | |
| US5537078A (en) | Operational amplifier with JFET inputs having low input bias current and methods for using same | |
| KR950000432B1 (ko) | 트랜지스터 또는 반도체 장치를 시뮬레이팅할 수 있는 회로 및 포락선 검출기 | |
| US5006733A (en) | Filter control circuit | |
| US20010054888A1 (en) | Impedance conversion circuit | |
| US20190081625A1 (en) | Device modifying the impedance value of a reference resistor | |
| Minch et al. | The multiple-input translinear element: A versatile circuit element | |
| Dal Fabbro et al. | An integrated CMOS instrumentation amplifier with improved CMRR | |
| US8305140B1 (en) | Linear, large swing active resistive circuit and method | |
| US6040730A (en) | Integrated capacitance multiplier especially for a temperature compensated circuit | |
| US8816760B2 (en) | Capacitor amplifying circuit and operating method thereof | |
| JPH0290306A (ja) | 温度に無関係な電流基準回路 | |
| US6570427B2 (en) | Variable transconductance amplifier | |
| JPH09509812A (ja) | 増幅回路 | |
| RU2115099C1 (ru) | Источник электрического сигнала, пропорционального абсолютной температуре | |
| US20240348217A1 (en) | Asymmetric operational amplifier | |
| CN119248063B (zh) | 一种电流镜电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |