JPH02143302A

JPH02143302A - プログラマブルコントローラの検証装置

Info

Publication number: JPH02143302A
Application number: JP63297523A
Authority: JP
Inventors: Shigenobu Hosono; 細野　茂伸
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-11-25
Filing date: 1988-11-25
Publication date: 1990-06-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、各種ディバイスを制御するプログラマブル
コントローラ（以下ＰＣと略記する）を検証するＰＣの
検証装置に関し、特に各種ディバイスを模擬的に動作さ
せてユーザプログラムに基づいてＰＣが正しく動作する
かを調べる（検証〉ことかできるＰＣの検証装置に関す
る。

〔従来の技術）この種、従来のＰＣの検証装置として第４図に示すもの
があった。この第４図は従来ＰＣの検証装置の概略構成
ブロック図を示し、同図において従来のＰＣの検証装置
（１）は、各種ディバイス（３）を制御するＣＰＵユニ
ットのオペレーションシステム（以下ＣＰＵ・Ｏ５）　
（２１）を有するＰＣ（２）を、ユーザプログラムに基
づき正しく動作するか否かを検証する制御を行なう制御
部（１１）と、該制御部（１１）に制御指令を人力する
キーボード（１２）と、該キーボード（１２）の制御指
令に基づき制御部（＋１）の検証結果データを格納する
ビデオＲＡＭ　（以下Ｖ−ＲＡＭ）　（＋３）と、該Ｖ
−ＲＡＭ（１３）に格納された検証結果データを視覚的
に表示するＣＲＴ　（＋４）　　と、上記ＰＣ（２）　
との間でデータの入出力を行なう通イｇインタフェース
（通信１／Ｆ　）　（１５）とを備える構成である。

上記ＰＣ（２）は、各種ディバイス（３）を制御し、ｐ
ｃ全全体制御演算動作を行なうＣＰＩＩ−Ｏ５（２１）
と、該ＣＰＵ・０５（２＋）の制御結果を出力ディバイ
スデータとして格納する出力ディバイスメモリ（２２）
と、前記検証装置（１）の制御部（１１）にて指定され
たディバイスの内容を格納する人力ディバイスメモリ（
２３）と、上記検証装置（＋）　とのデータの人出力を
行なう通信インタフェース（通信１／Ｆ　）　（２４）
とを備える構成である。

次に上記構成に基づ〈従来装置の動作を第５図記載の動
作フローチャートに基づき説明する。　ＰＣ（２）のユ
ーザプログラムを人力ディバイスメモリ（２３）に書き
込んで検証する場合、ユーザプログラムが正常に動作し
てＣＰＩＩ・０５（２１）に接続された制御機器である
ディバイスへ出力されるかわからないためｃｐｔ＋・０
５（２１）には制御機器や制御機器に出力を出すための
出カニニットは取り付けずＰＣ（１）の周辺装置である
検証装置（１）とを通信ケーブル（４）で接続し、ＣＰ
Ｕ・Ｏ５（２１）へユーザプログラムの実行指令や出力
ディバイスのモニタをする。

まずＣＰｕ・０５（２１）に出力ディバイスの変化があ
ると予測されるだけの人力ディバイスデ７夕を１点単位
でＰＣ（２）の入力ディバイスメモリ（２３）に対して
書込みの実行指令を送信する（ステップ１５）ＣＰＵ・
０５（２＋）は送信されてきた実行指令だけユーザプロ
グラムを実行させ、実行完了後、キーボード（１２）よ
り出力ディバイスメモリ（２２）のモニタ指令を入力す
ると、制御部（１１）はＣＰｔ１・０５（２１）に出力
ディバイスメモリ（２２）を読み出すように要求する。

このＣＰｔ１・０５（２１）は、その要求を受けて出力
ディバイスメモリ（２２）の内容を制御部（Ｉｆ）に送
信する。この制御部（１１）は、その内容をＶ−ＲＡＭ
（＋３）に書き込むとＣＲＴ　（１４）にその内容が表
示される（ステップ１６）１次にＣＲＴ　（１４）に表
示された出力ディバイスメモリ（２２）の内容（出力デ
ィバイスの状態）のうち、出力に変化があると予測した
出力ディバイスに変化があったかを確認する（ステップ
１７）、もし予測どおり出力ディバイスに変化がなかっ
た時は、ＰＣ（２）のユーザプログラムに不正な所があ
るか調べ、修正する。また、上記（ステップ１５）の入
力ディバイスデータが正しかったか検討し、再び（ステ
ップ１７）の処理にもどる（ステップ１８）、上記（ス
テップ１７）の予測どおり出力に変化があった時はユー
ザプログラムが正常であったということになる。そして
、すべてのユーザプログラムを検証したか判断しくステ
ップ１９）　　　まだ検証が終了していない時は（ステ
ップ１５）　にもどって繰り返し動作を行なう、すべて
検証した時は終了する。

（発明が解決しようとする課題）従来のＰＣの検証装置は以上のように構成されているの
で、出力ディバイスに変化があったか否かの確認が予測
した出力ディバイスのみについてしか行なわれないため
、予測していた出力ディバイス以外に不正な変化があっ
たことが確認され１２いという課題を有していた。又は
、そのためにすべての出力ディバイスを確認するために
は数百〜数千点分の出力ディバイスに変化があったかを
確認しなければいけないため膨大な時間がかかるという
課題かありた。

この発明は上記のような課題を解消するためになされた
もので、ＰＣの周辺装置である検証装置からＰＣのＣＰ
Ｕ・Ｏ５に実行指令を出してユーザプログラムが実行さ
れる前と後のすべての出力ディバイスのうち変化のあっ
た出力ディバイスの確認が短時間でできるＰＣの検証装
置を得ることを目的とする。

（課題を解決するための手段）この発明に係るＰＣの検証装置は、各種ディバイスの出
力に基づくプログラマブルコントローラの出力を退避記
憶手段にて退避記憶し、上記各種ディバイスの出力に基
づくプログラマブルコントローラの出力を予想記憶手段
にて予想して記憶し、該予想記憶手段及び退避記憶手段
の各出力を比較手段にて比較して相違の有無を検出する
ものである。

（作用〕この発明におけるＰＣの検証装置は、退避記憶手段に退
避格納された各種ディバイスの出力と予めプログラマブ
ルコントローラの出力を予想して記憶した予想出力とを
比較することにより、プログラマブルコントローラがユ
ーザプログラムを実行する前と実行完了後の出力ディバ
イスデータの変化を検証し、変化のあった出力ディバイ
スを表示する。

（実施例）以下、この発明の一実施例を第１図ないし第３図に基づ
いて説明する。この第１図は本実施例装置の概略構成ブ
ロック図、第２図及び第３図は動作フローチャートを各
々示す。上記各図において本実施例に係るｐｃの検証装
置は、前記従来装置と同様に制御部（１１）、キーボー
ド（１２）、Ｖ−ＲＡＭ（１３）、ＣＲＴ（１４）及び
通信１７Ｆ　（＋５）を有し、上記制御部（１１）の実
行指令に基づ＜ＰＣ（２）の出力ディバイスメモリ（２
２）に格納された出力ディバイスデータを上記制御部（
ｉｉ）の前回（所定スキャン前）の実行指令毎に退避格
納する出力ディバイス退避メそり（１６）と、ディバイ
ス（３）に対応する等価な模擬ディバイス（人力ディバ
イス）を作成し、該作成した模擬ディバイス（入力ディ
バイス）の人力ディバイスデータを干Ｃ（２）の人力デ
ィバイスメモリ（２３）に書込む模擬ディバイス作成・
書込制御部（１７）と、該模擬ディバイス作成・書込制
御８ＩＳ（１７）にて書込んだ入力ディバイスデータを
ＰＣ（２）にて模擬的に制御して得られる模擬出力ディ
バイスデータと上記出力ディバイス退避メモリに格納さ
れた出力ディバイスデータとを比較する比較部（１８）
とを備え、該比較部（１８）の比較結果に基づき変化の
あった出力ディバイスを上記制御部（１１）の制御に基
づきＣＲＴ（１４）に表示する構成である。

次に上記構成に基づく本実施例装置の動作を第２図、第
３図に基づいて説明する。まず、検証装置（１）の模擬
ディバイス作成・書込制御部（１７）は、ＰＣ（１）に
接続されるディバイス（３）と等価の模擬ディバイスを
作成し、この模擬ディバイスを人力ディバイスデータと
してＰＣ（２）の入力ディバイスメモリ（２３）に書込
んで人力する（ステップ１０）（第３図参照）。さらに
、この入力ディバイスデータの人力によりＰＣ（１）　
ノＣＰＵ−０５（２１）は、シーケンスプログラムを模
擬的に演算してこの演算結果を出力ディバイスメモリ（
２２）に出力して格納する。

上記動作が行なわれた後に第３図の（ステップ１１）に
て第２図のプログラム実行指令が検証装置（１）の制御
部（１１）に出力され、検証動作を開始することとなる
。

まず、制御部（］１）はＰＣ（］）の出力ディバイスメ
モリ（２２）の内容をすべて読み出すようにＣＰＵ・０
５（２１）に指令を与えて読み出してくる（ステップ１
）１次に、この（ステップ１）で読み出した出力ディバ
イスの内容を検証装置（２）内部のＲＡＭエリアである
出力ディバイス退避メモリ（１６）のエリアに書き込む
（退避）（ステップ２）。さらに上記（ステップＩｎ）
で入力した入力ディバイスデータをＰＣ（２）の入力デ
ィバイスメモリ（２３）に書込み（ステップ３　）　、
　ｃｐｕ・０５（２１）にユーザプログラムの１　（所
定）スキャンの実行指令を与える（ステップ４）。この
実行完了後、再び出力ディバイスメモリ（２２）よりす
べての出力ディバイスの内容を読み出す（ステップ５）
。この（ステップ５）で読み出した出力ディバイスの内
容と、上記（ステップ２）で退避させておいた出力ディ
バイスの内容とを比較する（ステップ６）。

次に、この（ステップ６）で比較した出力ディバイスで
異なる出力ディバイスがあるか判断する（ステップ７）
、もし異なっているものがあったらその出力ディバイス
の番号をＶ−ＲＡＭ　（１３）　に書ぎ込みＣＲＴ（１
４）に表示する（ステップ８）。これで検証動作を終了
する。

他方、異なった出力ディバイスがなかった時は、キーボ
ード（１２）で停止キーが押されたかを判断する（ステ
ップ９）。この停止キーが押されたと判断した場合には
終了し、押されていない場合には前記（ステップ２）の
処理に再度戻ることとなる。

この時、（ステップ２）で出力ディバイス退避メモリ（
１６）に書き込む内容は、（ステップ５）で読み出した
出力ディバイスメモリ（２２）の内容である。これで検
証装置（＋）の内ｗＪＩＡ埋が完了し、検証するユーザ
はＣＲＴ（＋４）　　に予測した出力ディバイスの番号
が表示されたかを確認する（ステップ１２）。予測した
出力ディバイスの番号が表示されなかった時はユーザプ
ログラムに不正な所があるため調べて修正することとな
る。また、（ステップ１０）で人力したサンプリング周
期、サンプリング回数が正しいか検討する（ステップ１
２）。そして（ステップ１０）の処理にもどって繰り返
す。

（ステップ１２）で予測した通り表示されたらすべての
ユーザプログラムを検証したか判断して（ステップ１４
）、すべて検証した時は終了し、まだ未検証の時は５　
（ステップ１０）の人力にもどる。

なお、本実施例においては、模擬ディバイス作成・書込
制御部（１７）を設けて退避メモリ（１６）に格納され
たディバイスに対応する等価な模擬ディバイスを作成す
る構成としたが、予め検証の対象となるディバ、７スの
出力を予め子、想し、これを予想記憶手段に格納する構
成とすることもできる。

（発明の効果）以上のように、この発明によれば、ユーザプロダラム実
行前と実行完了後のすべての出力ディバイスの状態を比
較し、変化のあった出力ディバイスの番号だけがＣＲＴ
に表示されるように構成したので、ユーザは数百〜数千
点の出力ディバイスのうち予測した出力ディバイスが表
示されるか、されないかの判断だけでＰＣのユーザプロ
グラムの検証が短時間で確実に行なうことができるとい
う効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るｐｃの検証装置の慨
略構成ブロック図、第２図はこの発明の一実施例に係る
検証装置の動作フローチャート、第３図は第２図の検証
装置を操作する動作フローチャート、第４図は従来のＰ
Ｃの検証装置の概略構成ブロック図、第５図は従来の検
証装置の動作フローチャー１・である。（１１・・・検証装置、（２）・・・ＰＣｌ（３）・・・ディバイス、（杓・・・通信ケーブル、！）・・・制御部、２・・・キーボード、３）・・・ビデオ（Ｖ）・ＲＡＭ、４　・・・ＣＲＴ　　、５　　、　　　（２４）　・・・通イＸ　　Ｉ／Ｆ　　
、６・・・出力ディバイス退避メモリ、７）・・・模擬ディバイス作成・書込制御部、８）・・
・比較部。なお、図中、同一符号は同−又は相当部分を示す。第２図代理人　　大　　岩　　増　　雄第因第図

Claims

【特許請求の範囲】

各種ディバイスを制御するプログラマブルコントローラ
のプログラムを検証してプログラマブルコントローラが
正しく制御動作を行なうか否かを調べるプログラマブル
コントローラの検証装置において、上記各種ディバイス
の出力に基づくプログラマブルコントローラの出力を退
避記憶する退避記憶手段と、上記各種ディバイスの出力
に基づくプログラマブルコントローラの出力を予想して
記憶する予想記憶手段と、該予想記憶手段及び退避記憶
手段の各出力を比較して相違の有無を検出する比較手段
とを備えることを特徴とするプログラマブルコントロー
ラの検証装置。