JPH02143696A - Non-linear emphasis circuit and non-linear de-emphasis circuit - Google Patents
Non-linear emphasis circuit and non-linear de-emphasis circuitInfo
- Publication number
- JPH02143696A JPH02143696A JP63296217A JP29621788A JPH02143696A JP H02143696 A JPH02143696 A JP H02143696A JP 63296217 A JP63296217 A JP 63296217A JP 29621788 A JP29621788 A JP 29621788A JP H02143696 A JPH02143696 A JP H02143696A
- Authority
- JP
- Japan
- Prior art keywords
- emphasis circuit
- linear
- signal
- emphasis
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、ビデオテープレコーダ(以下、VTRと略す
)や通信機等に用いられるノンリニアエンファシス回路
とノンリニアディエンファシス回路に関するものである
。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a nonlinear emphasis circuit and a nonlinear deemphasis circuit used in video tape recorders (hereinafter abbreviated as VTR), communication devices, and the like.
(従来の技vfI) 伝送路のSN比を改善する一つの手段として。(Conventional technique vfI) As a means of improving the S/N ratio of the transmission line.
信時の振幅に応じてエンファシス量を変化させるノンエ
ンファシス回路とノンリニアエンファシス回路の特性を
もつノンリニアディエンファシス回路を組み合わせて用
いる方法があり、近年広く用いられている。There is a method that uses a combination of a non-emphasis circuit that changes the amount of emphasis according to the amplitude of the signal and a non-linear de-emphasis circuit that has the characteristics of a non-linear emphasis circuit, and this method has been widely used in recent years.
以下に、従来のノンリニアエンファシス回路とノンリニ
アディエンファシス回路について説明する。A conventional non-linear emphasis circuit and a conventional non-linear de-emphasis circuit will be explained below.
第3図(a)は従来のノンリニアエンファシス回路のブ
ロック図であり、第3図(b)は同ノンリニアディエン
ファシス回路のブロック図である。同図において、入力
端子101より入力された信号は、ハイパスフィルタ1
02により高域周波数成分が強調され、リミッタ1.0
3に送られる。リミッタ103においては、ハイパスフ
ィルタ102の出力信号の振幅を制限し、その結果を加
算器104に送る。加算器104においては、入力端子
より入力された信号とリミッタ103の出力信号を加算
し、出力信号を出力端子tOSに送る。FIG. 3(a) is a block diagram of a conventional nonlinear emphasis circuit, and FIG. 3(b) is a block diagram of the same nonlinear deemphasis circuit. In the figure, a signal input from an input terminal 101 is transmitted through a high-pass filter 1.
02 emphasizes high frequency components, limiter 1.0
Sent to 3. The limiter 103 limits the amplitude of the output signal of the high-pass filter 102 and sends the result to the adder 104. The adder 104 adds the signal input from the input terminal and the output signal of the limiter 103, and sends the output signal to the output terminal tOS.
したがって、ノンリニアエンファシス回路においては、
入力端子より入力された信号の振幅が大きい場合は、リ
ミッタ103において振幅が制限されるため、ハイパス
フィルタ102による高域周波数成分の強調効果が低減
される。また、入力端子より入力された信号の振幅が小
さい場合は、リミッタ103において振幅が制限されな
いため、ハイパスフィルタ102による高域周波数成分
の強調効果が低減されない。Therefore, in a nonlinear emphasis circuit,
When the amplitude of the signal input from the input terminal is large, the amplitude is limited by the limiter 103, so that the effect of emphasizing high frequency components by the high-pass filter 102 is reduced. Further, when the amplitude of the signal input from the input terminal is small, the amplitude is not limited by the limiter 103, so that the effect of emphasizing high frequency components by the high-pass filter 102 is not reduced.
以上のように構成された従来のノンリニアエンファシス
回路においては、入力端子101より入力された信号の
振幅に応じて、エンファシス量を変化させた信号を出力
端子105から出力することができる。すなわち、入力
端子より入力された信号の振幅が小さくなればなるほど
、入力信号の高域周波数成分の強調効果が強まる動作を
する。In the conventional nonlinear emphasis circuit configured as described above, a signal with an emphasis amount changed according to the amplitude of the signal input from the input terminal 101 can be output from the output terminal 105. That is, the smaller the amplitude of the signal input from the input terminal, the stronger the effect of emphasizing the high frequency components of the input signal.
第4図に、入力レベルが大きい時と小さい時のノンリニ
アエンファシス回路による周波数特性の図を示す。FIG. 4 shows frequency characteristics of the nonlinear emphasis circuit when the input level is large and small.
次に、従来のノンリニアディエンファシス回路のブロッ
ク図について説明する。Next, a block diagram of a conventional nonlinear de-emphasis circuit will be described.
第3図(b)において、出力端子106より出力される
信号は、ハイパスフィルタ107に戻され、高域周波数
成分が強調されてリミッタ108に送られる。リミッタ
108においては、ハイパスフィルタ107の出力信号
の振幅を制限し、その結果を減算器109に送る。減算
器109においては、入力端子110より入力された信
号からリミッタ108の出力信号を減算し、出力信号を
出力端子106に送るものである。In FIG. 3(b), the signal output from the output terminal 106 is returned to the high-pass filter 107, the high frequency components are emphasized, and the signal is sent to the limiter 108. The limiter 108 limits the amplitude of the output signal of the high-pass filter 107 and sends the result to the subtracter 109. The subtracter 109 subtracts the output signal of the limiter 108 from the signal input from the input terminal 110 and sends the output signal to the output terminal 106.
以上のように構成された従来のノンリニアディエンファ
シス回路においては、ノンリニアエンファシス回路と同
様な理由により、入力端子110より入力された信号の
振幅に応じて、ディエンファシス量を変化させた信号を
出力端子106から出力することができる。In the conventional non-linear de-emphasis circuit configured as described above, for the same reason as the non-linear emphasis circuit, a signal with a de-emphasis amount changed according to the amplitude of the signal input from the input terminal 110 is output to the output terminal. It can be output from 106.
次に、ノンリニアエンファシス回路と、ノンリニアエン
ファシス回路の特性と相補的な特性をもつノンリニアデ
ィエンファシス回路とを組み合わせることにより、伝送
路のSN比が改善される理由を説明する。Next, the reason why the SN ratio of the transmission path is improved by combining a nonlinear emphasis circuit and a nonlinear deemphasis circuit whose characteristics are complementary to those of the nonlinear emphasis circuit will be explained.
第5図は、伝送路のSN比を改善するために、実際に第
3図に示すノンリニアエンファシス回路と、ノンリニア
エンファシス回路の特性と相補特性をもつノンリニアデ
ィエンファシス回路とを組み合わせて用いた場合のブロ
ック図である。図に示すハイパスフィルタ102とハイ
パスフィルタ107゜さらにリミッタ103とリミッタ
108の特性を全く同じものを用いることにより、ノン
リニアエンファシス回路と相補特性をもつノンリニアデ
ィエンファシス回路を実現できる。Figure 5 shows a case where the non-linear emphasis circuit shown in Figure 3 and a non-linear de-emphasis circuit, which has characteristics complementary to those of the non-linear emphasis circuit, are actually used in combination to improve the S/N ratio of the transmission line. It is a block diagram. By using the high-pass filter 102, the high-pass filter 107, and the limiter 103 and limiter 108 shown in the figure, which have exactly the same characteristics, a non-linear de-emphasis circuit having complementary characteristics to the non-linear emphasis circuit can be realized.
端子101より入力した信号は、ノンリニアエンファシ
ス回路によって入力信号の振幅に応じて高域周波数成分
が強調され、出力端子より出力され、伝送路111に送
られる。伝送路111を通過した信号は、入力端子11
0に入力され、ノンリニアディエンファシス回路で元の
特性に戻され、出力端子106より出力される。A signal input from the terminal 101 has high frequency components emphasized by the non-linear emphasis circuit according to the amplitude of the input signal, is output from the output terminal, and is sent to the transmission line 111. The signal passing through the transmission line 111 is sent to the input terminal 11.
0, is returned to its original characteristic by a nonlinear de-emphasis circuit, and is output from an output terminal 106.
第6図(a)、(b)−(c)−(d)は、入力信号の
レベルを固定した場合の第5図におけるそれぞれの端子
101.105.106.110における周波数特性図
である。第6図(a)に示したように5入力端子に周波
数特性が平坦である信号を加えると、ノンリニアエンフ
ァシス回路によって高域周波数成分が強調されるため、
端子105における周波数特性図は、第6図(b)に示
すようになる。したがって、伝送路において、第6図(
c)の0部の雑音分布を示す雑音が発生した場合におい
ても、ノンリニアエンファシス回路の特性と相補特性を
もつノンリニアディエンファシス回路により、ノンリニ
アエンファシス回路によって強調された高域周波数成分
を低減し、元の平坦な特性に戻すため、雑音も同時に低
減される。第6図(d)の0部は、雑音の低減量を示し
ている。したがって、ノンリニアエンファシス回路によ
って高域周波数成分を強調すればするほど、ノンリニア
ディエンファシスによる雑音の低減効果が高まり、SN
比が改善される。6(a), (b)-(c)-(d) are frequency characteristic diagrams at the respective terminals 101, 105, 106, and 110 in FIG. 5 when the level of the input signal is fixed. As shown in Figure 6(a), when a signal with flat frequency characteristics is applied to the 5 input terminals, the high frequency components are emphasized by the non-linear emphasis circuit, so
The frequency characteristic diagram at the terminal 105 is as shown in FIG. 6(b). Therefore, in the transmission line, as shown in Fig. 6 (
Even when noise exhibiting the noise distribution in the 0 part of c) occurs, the nonlinear de-emphasis circuit, which has characteristics complementary to those of the non-linear emphasis circuit, reduces the high frequency components emphasized by the non-linear emphasis circuit and restores the original sound. In order to return to the flat characteristic of , noise is also reduced at the same time. The 0 part in FIG. 6(d) indicates the amount of noise reduction. Therefore, the more high-frequency components are emphasized by the nonlinear emphasis circuit, the more the noise reduction effect by the nonlinear de-emphasis increases, and the SN
ratio is improved.
次に、ノンリニアエンファシス回路において。Next, in the nonlinear emphasis circuit.
入力端子より入力された信号の振幅に応じて、エンファ
シス量を変化させて出力を行う効果について述べる。The effect of changing the amount of emphasis and outputting it according to the amplitude of the signal input from the input terminal will be described.
普通、エンファシス回路により信号の高周波成分を強調
した場合、エンファシス後の波形にピークが生ずる。第
7図は、エンファシス回路にステップ状の入力信号を入
力した場合のエンファシス後の波形を示す。第7図■部
に波形ピーク値が示されている。Normally, when a high frequency component of a signal is emphasized by an emphasis circuit, a peak appears in the waveform after the emphasis. FIG. 7 shows a waveform after emphasis when a step input signal is input to the emphasis circuit. The waveform peak value is shown in part (■) of FIG.
普通、リニアエンファシスにおいては、SN比の改善効
果を期待してエンファシス量を多めに設定すると、波形
のピーク値が増大し、伝送路を信号が通過する際に種々
弊害が生じる。Normally, in linear emphasis, if the amount of emphasis is set to a large value in hopes of improving the signal-to-noise ratio, the peak value of the waveform increases, causing various problems when the signal passes through the transmission path.
大きい振幅の入力信号は、小さい振幅の入力信号に比べ
SN比がよいと考えられることから、ノンリニアエンフ
ァシス回路では、入力信号の振幅が大きい場合において
は、入力信号の振幅が小さい場合よりエンファシス量を
下げ、波形のピーク値の増大を防ぎ、波形のピークの増
大に伴う種々の弊害が生ずるのを防いでいる。It is thought that an input signal with a large amplitude has a better signal-to-noise ratio than an input signal with a small amplitude. Therefore, in a nonlinear emphasis circuit, when the amplitude of the input signal is large, the amount of emphasis is increased more than when the amplitude of the input signal is small. This prevents the peak value of the waveform from increasing, thereby preventing various adverse effects associated with an increase in the peak value of the waveform.
(発明が解決しようとする課題)
上記従来の構成では、ノンリニアエンファシス回路とノ
ンリニアディエンファシス回路を組み合わせて伝送路の
SN比の改善を図る際に、伝送路が帯域の制限された系
で構成されている場合、ノンリニアエンファシス回路の
リミッタで発生した信号の高調波成分が伝送されなくな
るため、ノンリニアディエンファシス後の信号波形に歪
が生じる欠点があった。(Problems to be Solved by the Invention) In the conventional configuration described above, when improving the S/N ratio of a transmission line by combining a non-linear emphasis circuit and a non-linear de-emphasis circuit, the transmission line is configured as a band-limited system. In this case, the harmonic components of the signal generated by the limiter of the nonlinear emphasis circuit are no longer transmitted, resulting in distortion of the signal waveform after nonlinear deemphasis.
すなわち、伝送路が帯域の制限されていない系である場
合においては、ノンリニアエンファシス回路において発
生した高調波は、ノンリニアエンファシス回路の特性と
相補特性のノンリニアディエンファシス回路によって完
全に打ち消すことが可能であるが、伝送路が帯域の制限
された系である場合には、ノンリニアエンファシス回路
において発生した高調波は伝送路において減衰してしま
うので、ノンリニアエンファシス回路の特性と相補特性
のノンリニアディエンファシス回路では逆に高調波を発
生させてしまう結果となり、信号波形に歪が生じる結果
となる。In other words, if the transmission path is a system with unrestricted bandwidth, harmonics generated in the nonlinear emphasis circuit can be completely canceled by a nonlinear deemphasis circuit whose characteristics are complementary to those of the nonlinear emphasis circuit. However, if the transmission path is a band-limited system, the harmonics generated in the nonlinear emphasis circuit will be attenuated in the transmission path, so the characteristics of the nonlinear emphasis circuit and the nonlinear deemphasis circuit with complementary characteristics will be opposite. As a result, harmonics are generated, resulting in distortion of the signal waveform.
本発明の目的は、従来の欠点を解消し、伝送路が帯域の
制限されている系で構成されている場合においても、ノ
ンリニアディエンファシス後の信号波形に歪が生じない
ようなノンリニアエンファシス回路とノンリニアディエ
ンファシス回路を提供することである。An object of the present invention is to provide a non-linear emphasis circuit which eliminates the drawbacks of the conventional technology and which does not cause distortion in the signal waveform after non-linear de-emphasis even when the transmission path is configured with a band-limited system. An object of the present invention is to provide a non-linear de-emphasis circuit.
(課題を解決するための手段)
本発明のノンリニアエンファシス回路は、入力された信
号の高域周波数成分を通過させるハイパスフィルタと、
このハイパスフィルタの出力信号の振幅を制限するリミ
ッタと、このリミッタの出力信号の低域周波数成分を通
過させるローパスフィルタと、このローパスフィルタの
出力信号と入力された信号を加算する加算器を有する構
成であり1本発明のノンリニアディエンファシス回路は
、出力される信号の高域周波数成分を通過させるハイパ
スフィルタと、このハイパスフィルタの出力信号の振幅
を制限するリミッタと、このリミッタの出力信号の低域
周波数成分を通過させるローパスフィルタと、このロー
パスフィルタの出力信号を入力された信号より減算する
減算器を有するものである。(Means for Solving the Problems) A nonlinear emphasis circuit of the present invention includes a high-pass filter that passes high frequency components of an input signal;
A configuration including a limiter that limits the amplitude of the output signal of this high-pass filter, a low-pass filter that passes the low frequency component of the output signal of this limiter, and an adder that adds the output signal of this low-pass filter and the input signal. 1. The nonlinear de-emphasis circuit of the present invention includes a high-pass filter that passes high-frequency components of an output signal, a limiter that limits the amplitude of the output signal of this high-pass filter, and a low-frequency component of the output signal of this limiter. It has a low-pass filter that passes frequency components and a subtracter that subtracts the output signal of the low-pass filter from the input signal.
(作 用)
本発明は、上記構成によって、ノンリニアエンファシス
回路とノンリニアディエンファシス回路を組み合わせて
用い、伝送路のSN比の改善を図る際に、伝送路が帯域
の制限されている系で構成されている場合においても、
ノンリニアディエンファシス後の信号波形に歪が生じな
いようにすることができる。(Function) According to the present invention, when a nonlinear emphasis circuit and a nonlinear deemphasis circuit are used in combination to improve the S/N ratio of a transmission line, the transmission line is configured in a band-limited system. Even if
It is possible to prevent distortion from occurring in the signal waveform after non-linear de-emphasis.
(実施例)
本発明の一実施例を第1図および第2図に基づいて説明
する。(Example) An example of the present invention will be described based on FIGS. 1 and 2.
第1図(a)は本発明のノンリニアエンファシス回路の
ブロック図であり、第1図(b)は本発明のノンリニア
ディエンファシス回路のブロック図である。FIG. 1(a) is a block diagram of a non-linear emphasis circuit of the present invention, and FIG. 1(b) is a block diagram of a non-linear de-emphasis circuit of the present invention.
先ず、第1図(a)について説明する。入力端子1より
入力された信号は、ハイパスフィルタ2により高域周波
数成分が強調されてリミッタ3に送られる。リミッタ3
においては、ハイパスフィルタ2の出力信号の振幅を制
限し、その結果がローパスフィルタ4に送られる。ロー
パスフィルタ4においては、リミッタ3において発生し
た高調波成分を減衰させ、その結果を加算器5に送る。First, FIG. 1(a) will be explained. A signal input from an input terminal 1 is sent to a limiter 3 after its high frequency components are emphasized by a high-pass filter 2 . Limiter 3
, the amplitude of the output signal of the high-pass filter 2 is limited, and the result is sent to the low-pass filter 4. The low-pass filter 4 attenuates the harmonic components generated in the limiter 3 and sends the result to the adder 5.
加算器5においては、入力端子1より入力された信号と
ローパスフィルタ4の出力信号を加算し、出力信号を出
力端子6に送る。The adder 5 adds the signal input from the input terminal 1 and the output signal of the low-pass filter 4, and sends the output signal to the output terminal 6.
以上のように構成されたノンリニアエンファシス回路の
動作は、リミッタ3で発生した高調波をローパスフィル
タ4で減衰する動作を除いて、従来のノンリニアエンフ
ァシス回路の動作と同様である。すなわち、入力端子1
より入力された信号の振幅に応じてエンファシス量を変
化させた出力信号を出力端子6から出力することができ
る。The operation of the non-linear emphasis circuit configured as described above is similar to that of a conventional non-linear emphasis circuit, except for the operation of attenuating harmonics generated by the limiter 3 with the low-pass filter 4. That is, input terminal 1
It is possible to output from the output terminal 6 an output signal in which the amount of emphasis is changed according to the amplitude of the input signal.
次に1本発明のノンリニアディエンファシス回路のブロ
ック図について説明する。Next, a block diagram of a non-linear de-emphasis circuit according to the present invention will be explained.
出力端子12より出力される信号は、ハイパスフィルタ
11に戻され、高域周波数成分が強調されてリミッタ1
0に送られる。リミッタ10には、ハイパスフィルタ1
1の出力信号の振幅を制限し、その結果がローパスフィ
ルタ9に送られる。ローパスフィルタ9においては、リ
ミッタ10によって発生した高調波成分を減衰させて、
その結果を減算器8に送る。減算器8においては、入力
端子7より入力された信号からローパスフィルタ9の出
力信号を減算し、出力信号を出力端子12に送る。The signal output from the output terminal 12 is returned to the high-pass filter 11, where the high frequency components are emphasized and the signal is sent to the limiter 1.
Sent to 0. The limiter 10 includes a high-pass filter 1
1 and the result is sent to a low-pass filter 9. The low-pass filter 9 attenuates the harmonic components generated by the limiter 10,
The result is sent to subtracter 8. The subtracter 8 subtracts the output signal of the low-pass filter 9 from the signal input from the input terminal 7 and sends the output signal to the output terminal 12.
以上のように構成されたノンリニアディエンファシス回
路の動作は、リミッタ10で発生した高周波をローパス
フィルタ9で減衰する動作を除いて、従来のノンリニア
ディエンファシス回路の動作と同じである。すなわち、
入力端子7より入力された信号の振幅に応じてディエン
ファシス量を変化させた出力信号を出力端子12より出
力することができる。The operation of the non-linear de-emphasis circuit configured as described above is the same as that of a conventional non-linear de-emphasis circuit, except for the operation of attenuating the high frequency generated by the limiter 10 with the low-pass filter 9. That is,
An output signal having a de-emphasis amount changed according to the amplitude of the signal inputted from the input terminal 7 can be outputted from the output terminal 12.
第2図は、第1図に示すように構成されたノンリニアエ
ンファシス回路とノンリニアディエンファシス回路を用
いて、伝送路のSN比を改善した場合のブロック図であ
る。図に示すハイパスフィルタ2とハイパスフィルタ1
1.リミッタ3とリミッタ10.ローパスフィルタ4と
ローパスフィルタ9は、それぞれの特性が全く同じもの
を用いることにより、ノンリニアエンファシス回路とノ
ンリニアエンファシス回路の特性と相補特性をもつノン
リニアディエンファシス回路を実現している。FIG. 2 is a block diagram of the case where the S/N ratio of the transmission path is improved using the nonlinear emphasis circuit and nonlinear deemphasis circuit configured as shown in FIG. 1. High pass filter 2 and high pass filter 1 shown in the figure
1. Limiter 3 and Limiter 10. By using low-pass filters 4 and 9 that have exactly the same characteristics, a non-linear de-emphasis circuit having characteristics complementary to those of the non-linear emphasis circuit and the non-linear emphasis circuit is realized.
以上のような構成のノンリニアエンファシス回路とノン
リニアディエンファシス回路を用いれば。If you use a non-linear emphasis circuit and a non-linear de-emphasis circuit configured as above.
第2図に示す伝送路が帯域の制限されている系で構成さ
れている場合においても、ノンリニアディエンファシス
後の信号波形に歪を生じない理由を説明する。The reason why distortion does not occur in the signal waveform after non-linear de-emphasis will be explained even when the transmission line shown in FIG. 2 is constructed of a band-limited system.
すなわち、従来例においては、ノンリニアエンファシス
回路のリミッタにおいても、発生した高調波が伝送路で
減衰してしまうため、ノンリニアエンファシス回路の特
性と相補特性をもつノンリニアディエンファシス回路に
おいて、逆に高調波を発生させる結果となり、波形歪を
生じていた。In other words, in the conventional example, even in the limiter of the nonlinear emphasis circuit, the generated harmonics are attenuated in the transmission path, so in the nonlinear deemphasis circuit, which has characteristics complementary to those of the nonlinear emphasis circuit, the harmonics are attenuated. This resulted in waveform distortion.
したがって、本発明の本実施例によれば、伝送路で減衰
してしまうような高調波が、ノンリニアエンファシス回
路やノンリニアディエンファシス回路で発生しないよう
に、従来のものに対して、ローパスフィルタ4,9をリ
ミッタ3,10の出力側に設けることにより、伝送路が
帯域の制限された系で構成された場合においても、ノン
リニアディエンファシス後の信号波形に歪が生じないよ
うにすることが可能である。Therefore, according to this embodiment of the present invention, in order to prevent harmonics that would be attenuated in the transmission path from occurring in the nonlinear emphasis circuit or the nonlinear deemphasis circuit, the low-pass filter 4, By providing 9 on the output side of the limiters 3 and 10, it is possible to prevent distortion from occurring in the signal waveform after nonlinear de-emphasis even if the transmission line is configured with a band-limited system. be.
(発明の効果)
本発明によれば、ノンリニアエンファシス回路とノンリ
ニアディエンファシス回路を組み合すせて用い、伝送路
のS’N比の改善を図る際に、伝送路が帯域の制限され
ている系で構成されている場合においても、ノンリニア
ディエンファシス後の信号波形に歪を生じないようにす
ることができる優れたノンリニアエンファシス回路とノ
ンリニアディエンファシス回路を実現することができ、
その実用上の効果は大である。(Effects of the Invention) According to the present invention, when improving the S'N ratio of a transmission line by using a combination of a non-linear emphasis circuit and a non-linear de-emphasis circuit, the band of the transmission line is limited. It is possible to realize an excellent non-linear emphasis circuit and non-linear de-emphasis circuit that can prevent distortion from occurring in the signal waveform after non-linear de-emphasis, even when the system is configured with a non-linear de-emphasis system.
Its practical effects are great.
第1図(a)は本発明の一実施例におけるノンリニアエ
ンファシス回路のブロック図、第1図(b)は同ノンリ
ニアディエンファシス回路のブロック図、第2図は第1
図(a)、(b)を用いて伝送路のSN比を改善した場
合のブロック図、第3図(a)は従来のノンリニアエン
ファシス回路のブロック図、第3図(b)は同ノンリニ
アディエンファシス回路のブロック図、第4図は入力レ
ベルが大きい時と小さい時のノンリニアエンファシス回
路による周波数特性図、第5図は第3図(a)、(b)
に示す回路を用いて伝送路のSN比を改善した場合のブ
ロック図、第6図は入力信号のレベルを固定した場合の
周波数特性図、第7図はエンファシス回路にステップ状
の入力信号を入力した場合の波形図である。
1.7・・・入力端子、2.11・・・ハイパスフィル
タ、 3,10・・・リミッタ、 4,9・・・ロー
パスフィルタ、 5・・・加算器、 6゜12・・
・出力端子、 8・・・減算器、 13・・・伝送路。
特許出願人 松下電器産業株式会社
第
図
しΔ′3し
第
図
第
図
第
図
第
ア
図FIG. 1(a) is a block diagram of a nonlinear emphasis circuit according to an embodiment of the present invention, FIG. 1(b) is a block diagram of the same nonlinear de-emphasis circuit, and FIG.
Figure 3(a) is a block diagram of a conventional non-linear emphasis circuit, and Figure 3(b) is a block diagram of the conventional non-linear emphasis circuit. A block diagram of the emphasis circuit. Figure 4 is a frequency characteristic diagram of the nonlinear emphasis circuit when the input level is high and low. Figure 5 is a diagram of Figures 3 (a) and (b).
A block diagram when the S/N ratio of a transmission line is improved using the circuit shown in Figure 6 is a frequency characteristic diagram when the input signal level is fixed, and Figure 7 is a diagram showing a step input signal input to the emphasis circuit. FIG. 1.7...Input terminal, 2.11...High pass filter, 3,10...Limiter, 4,9...Low pass filter, 5...Adder, 6゜12...
- Output terminal, 8... Subtractor, 13... Transmission line. Patent applicant: Matsushita Electric Industrial Co., Ltd.
Claims (3)
イパスフィルタと、前記ハイパスフィルタの出力信号の
振幅を制限するリミッタと、前記リミッタの出力信号の
低域周波数成分を通過させるローパスフィルタと、前記
ローパスフィルタの出力信号と入力された信号を加算す
る加算器を具備し、入力された信号の振幅に応じてエン
ファシス量を変化させて出力することを特徴とするノン
リニアエンファシス回路。(1) a high-pass filter that passes high-frequency components of an input signal; a limiter that limits the amplitude of the output signal of the high-pass filter; and a low-pass filter that passes low-frequency components of the output signal of the limiter; A non-linear emphasis circuit comprising an adder for adding an output signal of the low-pass filter and an input signal, and outputting an amount of emphasis changed according to the amplitude of the input signal.
イパスフィルタと、前記ハイパスフィルタの出力信号の
振幅を制限するリミッタと、前記リミッタの出力信号の
低域周波数成分を通過させるローパスフィルタと、前記
ローパスフィルタの出力信号を入力された信号より減算
する減算器を具備し、入力された信号の振幅に応じてデ
ィエンファシス量を変化させて出力することを特徴とす
るノンリニアディエンファシス回路。(2) a high-pass filter that passes high-frequency components of the output signal; a limiter that limits the amplitude of the output signal of the high-pass filter; and a low-pass filter that passes the low-frequency components of the output signal of the limiter; A non-linear de-emphasis circuit comprising a subtracter that subtracts the output signal of the low-pass filter from the input signal, and outputting a de-emphasis amount that is changed according to the amplitude of the input signal.
の入力信号とし、前記伝送路の出力信号をノンリニアデ
ィエンファシス回路の入力信号とする請求項(1)およ
び(2)記載のノンリニアエンファシス回路とノンリニ
アディエンファシス回路。(3) The non-linear emphasis circuit and the non-linear de-emphasis circuit according to (1) and (2), wherein the output signal of the non-linear emphasis circuit is used as an input signal of a transmission line, and the output signal of the transmission line is used as an input signal of the non-linear de-emphasis circuit. Emphasis circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296217A JPH02143696A (en) | 1988-11-25 | 1988-11-25 | Non-linear emphasis circuit and non-linear de-emphasis circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296217A JPH02143696A (en) | 1988-11-25 | 1988-11-25 | Non-linear emphasis circuit and non-linear de-emphasis circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02143696A true JPH02143696A (en) | 1990-06-01 |
Family
ID=17830695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63296217A Pending JPH02143696A (en) | 1988-11-25 | 1988-11-25 | Non-linear emphasis circuit and non-linear de-emphasis circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02143696A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897114A (en) * | 1981-12-07 | 1983-06-09 | Hitachi Ltd | Nonlinear emphasis circuit |
| JPS641158A (en) * | 1987-06-22 | 1989-01-05 | Victor Co Of Japan Ltd | Emphasis circuit |
-
1988
- 1988-11-25 JP JP63296217A patent/JPH02143696A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897114A (en) * | 1981-12-07 | 1983-06-09 | Hitachi Ltd | Nonlinear emphasis circuit |
| JPS641158A (en) * | 1987-06-22 | 1989-01-05 | Victor Co Of Japan Ltd | Emphasis circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100219759B1 (en) | Non-linear amplififr and non-linear emphasis/deemphasis circuit using the same | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| KR920010187B1 (en) | Magnetic regeneration device | |
| JPS6150408B2 (en) | ||
| KR910001468B1 (en) | Video signal recording and reproducing apparatus and noise reduction circuit | |
| US4864404A (en) | Noise reduction circuit of a video signal | |
| KR100236362B1 (en) | Nonlinear Deemphasis Circuit | |
| JPS62145981A (en) | Filter circuit | |
| JPS6322374B2 (en) | ||
| JP2591005B2 (en) | Noise canceller device | |
| JP2969628B2 (en) | Video signal transmission device | |
| JPH0238483Y2 (en) | ||
| JPH053196B2 (en) | ||
| RU2011307C1 (en) | Device for fixing signal level | |
| JPH04326294A (en) | Frequency band splitting device | |
| JP2757370B2 (en) | Nonlinear signal processor | |
| JP2789601B2 (en) | Nonlinear signal processor | |
| JPS62135079A (en) | Luminance signal processing circuit | |
| JPH02182088A (en) | magnetic recording and reproducing device | |
| JPS62214797A (en) | Reproducing chrominance signal processing circuit | |
| JPH0474886B2 (en) | ||
| JPH05136710A (en) | Digital signal processing circuit | |
| JPH011159A (en) | Emphasis circuit | |
| JPS63181579A (en) | Emphasis circuit | |
| JPH077571B2 (en) | Emphasis circuit |