JPH02143696A - ノンリニアエンファシス回路とノンリニアディエンファシス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ビデオテープレコーダ（以下、ＶＴＲと略す
）や通信機等に用いられるノンリニアエンファシス回路
とノンリニアディエンファシス回路に関するものである
。

（従来の技ｖｆＩ） 伝送路のＳＮ比を改善する一つの手段として。

信時の振幅に応じてエンファシス量を変化させるノンエ
ンファシス回路とノンリニアエンファシス回路の特性を
もつノンリニアディエンファシス回路を組み合わせて用
いる方法があり、近年広く用いられている。

以下に、従来のノンリニアエンファシス回路とノンリニ
アディエンファシス回路について説明する。

第３図（ａ）は従来のノンリニアエンファシス回路のブ
ロック図であり、第３図（ｂ）は同ノンリニアディエン
ファシス回路のブロック図である。同図において、入力
端子１０１より入力された信号は、ハイパスフィルタ１
０２により高域周波数成分が強調され、リミッタ１．０
３に送られる。リミッタ１０３においては、ハイパスフ
ィルタ１０２の出力信号の振幅を制限し、その結果を加
算器１０４に送る。加算器１０４においては、入力端子
より入力された信号とリミッタ１０３の出力信号を加算
し、出力信号を出力端子ｔＯＳに送る。

したがって、ノンリニアエンファシス回路においては、
入力端子より入力された信号の振幅が大きい場合は、リ
ミッタ１０３において振幅が制限されるため、ハイパス
フィルタ１０２による高域周波数成分の強調効果が低減
される。また、入力端子より入力された信号の振幅が小
さい場合は、リミッタ１０３において振幅が制限されな
いため、ハイパスフィルタ１０２による高域周波数成分
の強調効果が低減されない。

以上のように構成された従来のノンリニアエンファシス
回路においては、入力端子１０１より入力された信号の
振幅に応じて、エンファシス量を変化させた信号を出力
端子１０５から出力することができる。すなわち、入力
端子より入力された信号の振幅が小さくなればなるほど
、入力信号の高域周波数成分の強調効果が強まる動作を
する。

第４図に、入力レベルが大きい時と小さい時のノンリニ
アエンファシス回路による周波数特性の図を示す。

次に、従来のノンリニアディエンファシス回路のブロッ
ク図について説明する。

第３図（ｂ）において、出力端子１０６より出力される
信号は、ハイパスフィルタ１０７に戻され、高域周波数
成分が強調されてリミッタ１０８に送られる。リミッタ
１０８においては、ハイパスフィルタ１０７の出力信号
の振幅を制限し、その結果を減算器１０９に送る。減算
器１０９においては、入力端子１１０より入力された信
号からリミッタ１０８の出力信号を減算し、出力信号を
出力端子１０６に送るものである。

以上のように構成された従来のノンリニアディエンファ
シス回路においては、ノンリニアエンファシス回路と同
様な理由により、入力端子１１０より入力された信号の
振幅に応じて、ディエンファシス量を変化させた信号を
出力端子１０６から出力することができる。

次に、ノンリニアエンファシス回路と、ノンリニアエン
ファシス回路の特性と相補的な特性をもつノンリニアデ
ィエンファシス回路とを組み合わせることにより、伝送
路のＳＮ比が改善される理由を説明する。

第５図は、伝送路のＳＮ比を改善するために、実際に第
３図に示すノンリニアエンファシス回路と、ノンリニア
エンファシス回路の特性と相補特性をもつノンリニアデ
ィエンファシス回路とを組み合わせて用いた場合のブロ
ック図である。図に示すハイパスフィルタ１０２とハイ
パスフィルタ１０７゜さらにリミッタ１０３とリミッタ
１０８の特性を全く同じものを用いることにより、ノン
リニアエンファシス回路と相補特性をもつノンリニアデ
ィエンファシス回路を実現できる。

端子１０１より入力した信号は、ノンリニアエンファシ
ス回路によって入力信号の振幅に応じて高域周波数成分
が強調され、出力端子より出力され、伝送路１１１に送
られる。伝送路１１１を通過した信号は、入力端子１１
０に入力され、ノンリニアディエンファシス回路で元の
特性に戻され、出力端子１０６より出力される。

第６図（ａ）、（ｂ）−（ｃ）−（ｄ）は、入力信号の
レベルを固定した場合の第５図におけるそれぞれの端子
１０１．１０５．１０６．１１０における周波数特性図
である。第６図（ａ）に示したように５入力端子に周波
数特性が平坦である信号を加えると、ノンリニアエンフ
ァシス回路によって高域周波数成分が強調されるため、
端子１０５における周波数特性図は、第６図（ｂ）に示
すようになる。したがって、伝送路において、第６図（
ｃ）の０部の雑音分布を示す雑音が発生した場合におい
ても、ノンリニアエンファシス回路の特性と相補特性を
もつノンリニアディエンファシス回路により、ノンリニ
アエンファシス回路によって強調された高域周波数成分
を低減し、元の平坦な特性に戻すため、雑音も同時に低
減される。第６図（ｄ）の０部は、雑音の低減量を示し
ている。したがって、ノンリニアエンファシス回路によ
って高域周波数成分を強調すればするほど、ノンリニア
ディエンファシスによる雑音の低減効果が高まり、ＳＮ
比が改善される。

次に、ノンリニアエンファシス回路において。

入力端子より入力された信号の振幅に応じて、エンファ
シス量を変化させて出力を行う効果について述べる。

普通、エンファシス回路により信号の高周波成分を強調
した場合、エンファシス後の波形にピークが生ずる。第
７図は、エンファシス回路にステップ状の入力信号を入
力した場合のエンファシス後の波形を示す。第７図■部
に波形ピーク値が示されている。

普通、リニアエンファシスにおいては、ＳＮ比の改善効
果を期待してエンファシス量を多めに設定すると、波形
のピーク値が増大し、伝送路を信号が通過する際に種々
弊害が生じる。

大きい振幅の入力信号は、小さい振幅の入力信号に比べ
ＳＮ比がよいと考えられることから、ノンリニアエンフ
ァシス回路では、入力信号の振幅が大きい場合において
は、入力信号の振幅が小さい場合よりエンファシス量を
下げ、波形のピーク値の増大を防ぎ、波形のピークの増
大に伴う種々の弊害が生ずるのを防いでいる。

（発明が解決しようとする課題） 上記従来の構成では、ノンリニアエンファシス回路とノ
ンリニアディエンファシス回路を組み合わせて伝送路の
ＳＮ比の改善を図る際に、伝送路が帯域の制限された系
で構成されている場合、ノンリニアエンファシス回路の
リミッタで発生した信号の高調波成分が伝送されなくな
るため、ノンリニアディエンファシス後の信号波形に歪
が生じる欠点があった。

すなわち、伝送路が帯域の制限されていない系である場
合においては、ノンリニアエンファシス回路において発
生した高調波は、ノンリニアエンファシス回路の特性と
相補特性のノンリニアディエンファシス回路によって完
全に打ち消すことが可能であるが、伝送路が帯域の制限
された系である場合には、ノンリニアエンファシス回路
において発生した高調波は伝送路において減衰してしま
うので、ノンリニアエンファシス回路の特性と相補特性
のノンリニアディエンファシス回路では逆に高調波を発
生させてしまう結果となり、信号波形に歪が生じる結果
となる。

本発明の目的は、従来の欠点を解消し、伝送路が帯域の
制限されている系で構成されている場合においても、ノ
ンリニアディエンファシス後の信号波形に歪が生じない
ようなノンリニアエンファシス回路とノンリニアディエ
ンファシス回路を提供することである。

（課題を解決するための手段） 本発明のノンリニアエンファシス回路は、入力された信
号の高域周波数成分を通過させるハイパスフィルタと、
このハイパスフィルタの出力信号の振幅を制限するリミ
ッタと、このリミッタの出力信号の低域周波数成分を通
過させるローパスフィルタと、このローパスフィルタの
出力信号と入力された信号を加算する加算器を有する構
成であり１本発明のノンリニアディエンファシス回路は
、出力される信号の高域周波数成分を通過させるハイパ
スフィルタと、このハイパスフィルタの出力信号の振幅
を制限するリミッタと、このリミッタの出力信号の低域
周波数成分を通過させるローパスフィルタと、このロー
パスフィルタの出力信号を入力された信号より減算する
減算器を有するものである。

（作　用） 本発明は、上記構成によって、ノンリニアエンファシス
回路とノンリニアディエンファシス回路を組み合わせて
用い、伝送路のＳＮ比の改善を図る際に、伝送路が帯域
の制限されている系で構成されている場合においても、
ノンリニアディエンファシス後の信号波形に歪が生じな
いようにすることができる。

（実施例） 本発明の一実施例を第１図および第２図に基づいて説明
する。

第１図（ａ）は本発明のノンリニアエンファシス回路の
ブロック図であり、第１図（ｂ）は本発明のノンリニア
ディエンファシス回路のブロック図である。

先ず、第１図（ａ）について説明する。入力端子１より
入力された信号は、ハイパスフィルタ２により高域周波
数成分が強調されてリミッタ３に送られる。リミッタ３
においては、ハイパスフィルタ２の出力信号の振幅を制
限し、その結果がローパスフィルタ４に送られる。ロー
パスフィルタ４においては、リミッタ３において発生し
た高調波成分を減衰させ、その結果を加算器５に送る。

加算器５においては、入力端子１より入力された信号と
ローパスフィルタ４の出力信号を加算し、出力信号を出
力端子６に送る。

以上のように構成されたノンリニアエンファシス回路の
動作は、リミッタ３で発生した高調波をローパスフィル
タ４で減衰する動作を除いて、従来のノンリニアエンフ
ァシス回路の動作と同様である。すなわち、入力端子１
より入力された信号の振幅に応じてエンファシス量を変
化させた出力信号を出力端子６から出力することができ
る。

次に１本発明のノンリニアディエンファシス回路のブロ
ック図について説明する。

出力端子１２より出力される信号は、ハイパスフィルタ
１１に戻され、高域周波数成分が強調されてリミッタ１
０に送られる。リミッタ１０には、ハイパスフィルタ１
１の出力信号の振幅を制限し、その結果がローパスフィ
ルタ９に送られる。ローパスフィルタ９においては、リ
ミッタ１０によって発生した高調波成分を減衰させて、
その結果を減算器８に送る。減算器８においては、入力
端子７より入力された信号からローパスフィルタ９の出
力信号を減算し、出力信号を出力端子１２に送る。

以上のように構成されたノンリニアディエンファシス回
路の動作は、リミッタ１０で発生した高周波をローパス
フィルタ９で減衰する動作を除いて、従来のノンリニア
ディエンファシス回路の動作と同じである。すなわち、
入力端子７より入力された信号の振幅に応じてディエン
ファシス量を変化させた出力信号を出力端子１２より出
力することができる。

第２図は、第１図に示すように構成されたノンリニアエ
ンファシス回路とノンリニアディエンファシス回路を用
いて、伝送路のＳＮ比を改善した場合のブロック図であ
る。図に示すハイパスフィルタ２とハイパスフィルタ１
１．リミッタ３とリミッタ１０．ローパスフィルタ４と
ローパスフィルタ９は、それぞれの特性が全く同じもの
を用いることにより、ノンリニアエンファシス回路とノ
ンリニアエンファシス回路の特性と相補特性をもつノン
リニアディエンファシス回路を実現している。

以上のような構成のノンリニアエンファシス回路とノン
リニアディエンファシス回路を用いれば。

第２図に示す伝送路が帯域の制限されている系で構成さ
れている場合においても、ノンリニアディエンファシス
後の信号波形に歪を生じない理由を説明する。

すなわち、従来例においては、ノンリニアエンファシス
回路のリミッタにおいても、発生した高調波が伝送路で
減衰してしまうため、ノンリニアエンファシス回路の特
性と相補特性をもつノンリニアディエンファシス回路に
おいて、逆に高調波を発生させる結果となり、波形歪を
生じていた。

したがって、本発明の本実施例によれば、伝送路で減衰
してしまうような高調波が、ノンリニアエンファシス回
路やノンリニアディエンファシス回路で発生しないよう
に、従来のものに対して、ローパスフィルタ４，９をリ
ミッタ３，１０の出力側に設けることにより、伝送路が
帯域の制限された系で構成された場合においても、ノン
リニアディエンファシス後の信号波形に歪が生じないよ
うにすることが可能である。

（発明の効果） 本発明によれば、ノンリニアエンファシス回路とノンリ
ニアディエンファシス回路を組み合すせて用い、伝送路
のＳ’Ｎ比の改善を図る際に、伝送路が帯域の制限され
ている系で構成されている場合においても、ノンリニア
ディエンファシス後の信号波形に歪を生じないようにす
ることができる優れたノンリニアエンファシス回路とノ
ンリニアディエンファシス回路を実現することができ、
その実用上の効果は大である。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例におけるノンリニアエ
ンファシス回路のブロック図、第１図（ｂ）は同ノンリ
ニアディエンファシス回路のブロック図、第２図は第１
図（ａ）、（ｂ）を用いて伝送路のＳＮ比を改善した場
合のブロック図、第３図（ａ）は従来のノンリニアエン
ファシス回路のブロック図、第３図（ｂ）は同ノンリニ
アディエンファシス回路のブロック図、第４図は入力レ
ベルが大きい時と小さい時のノンリニアエンファシス回
路による周波数特性図、第５図は第３図（ａ）、（ｂ）
に示す回路を用いて伝送路のＳＮ比を改善した場合のブ
ロック図、第６図は入力信号のレベルを固定した場合の
周波数特性図、第７図はエンファシス回路にステップ状
の入力信号を入力した場合の波形図である。 １．７・・・入力端子、２．１１・・・ハイパスフィル
タ、　　３，１０・・・リミッタ、　４，９・・・ロー
パスフィルタ、　　５・・・加算器、　　６゜１２・・
・出力端子、　８・・・減算器、　１３・・・伝送路。 特許出願人　松下電器産業株式会社 第 図 しΔ′３し 第 図 第 図 第 図 第 ア 図

Claims (3)

【特許請求の範囲】
1. （１）入力された信号の高域周波数成分を通過させるハ
   イパスフィルタと、前記ハイパスフィルタの出力信号の
   振幅を制限するリミッタと、前記リミッタの出力信号の
   低域周波数成分を通過させるローパスフィルタと、前記
   ローパスフィルタの出力信号と入力された信号を加算す
   る加算器を具備し、入力された信号の振幅に応じてエン
   ファシス量を変化させて出力することを特徴とするノン
   リニアエンファシス回路。
2. （２）出力される信号の高域周波数成分を通過させるハ
   イパスフィルタと、前記ハイパスフィルタの出力信号の
   振幅を制限するリミッタと、前記リミッタの出力信号の
   低域周波数成分を通過させるローパスフィルタと、前記
   ローパスフィルタの出力信号を入力された信号より減算
   する減算器を具備し、入力された信号の振幅に応じてデ
   ィエンファシス量を変化させて出力することを特徴とす
   るノンリニアディエンファシス回路。
3. （３）ノンリニアエンファシス回路の出力信号を伝送路
   の入力信号とし、前記伝送路の出力信号をノンリニアデ
   ィエンファシス回路の入力信号とする請求項（１）およ
   び（２）記載のノンリニアエンファシス回路とノンリニ
   アディエンファシス回路。