JPH05136710A - デイジタル信号処理回路 - Google Patents
デイジタル信号処理回路Info
- Publication number
- JPH05136710A JPH05136710A JP32260991A JP32260991A JPH05136710A JP H05136710 A JPH05136710 A JP H05136710A JP 32260991 A JP32260991 A JP 32260991A JP 32260991 A JP32260991 A JP 32260991A JP H05136710 A JPH05136710 A JP H05136710A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital
- signal
- digital signal
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
(57)【要約】
【目的】 ディジタル非線形エンファシス回路における
ディジタル非線形リミッタ回路の存在に起因する折り返
し歪みを，サンプリング周波数を上昇させずに改善す
る。 【構成】 ディジタル非線形エンファシス回路は，入力
ディジタル信号Ｓ１の高周波成分を通過させるディジタ
ルハイパスフィルタ（ＨＰＦ）１と，ＨＰＦ１からの信
号Ｓ２を９０度位相ずらすヒルベルト変換回路２，ＨＰ
Ｆ１からの実数成分Ｓ２とヒルベルト変換回路２からの
虚数成分Ｓ３とからなる複素表現の解析信号を位相を維
持したままその振幅を制限するＲＯＭなどで構成される
ディジタル非線形リミッタ回路３と，複素帯域通過特性
を有するディジタルバンドパスフィルタ（ＢＰＦ）４
と，ディジタル信号加算回路５とからなる。この回路構
成によれば，高調波に負の周波数成分がないので，サン
プリング周波数を上昇させずに折り返し歪みを除去でき
る。
ディジタル非線形リミッタ回路の存在に起因する折り返
し歪みを，サンプリング周波数を上昇させずに改善す
る。 【構成】 ディジタル非線形エンファシス回路は，入力
ディジタル信号Ｓ１の高周波成分を通過させるディジタ
ルハイパスフィルタ（ＨＰＦ）１と，ＨＰＦ１からの信
号Ｓ２を９０度位相ずらすヒルベルト変換回路２，ＨＰ
Ｆ１からの実数成分Ｓ２とヒルベルト変換回路２からの
虚数成分Ｓ３とからなる複素表現の解析信号を位相を維
持したままその振幅を制限するＲＯＭなどで構成される
ディジタル非線形リミッタ回路３と，複素帯域通過特性
を有するディジタルバンドパスフィルタ（ＢＰＦ）４
と，ディジタル信号加算回路５とからなる。この回路構
成によれば，高調波に負の周波数成分がないので，サン
プリング周波数を上昇させずに折り返し歪みを除去でき
る。
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号処理回路
に関するものであり，特に，サンプリング周波数を上げ
ないで，ディジタル非線形リミッタ回路の存在に起因す
る折り返し歪みを低減するディジタル非線形エンファシ
ス回路およびディジタル非線形デエンファシス回路に関
する。
に関するものであり，特に，サンプリング周波数を上げ
ないで，ディジタル非線形リミッタ回路の存在に起因す
る折り返し歪みを低減するディジタル非線形エンファシ
ス回路およびディジタル非線形デエンファシス回路に関
する。
【０００２】
【従来の技術】図１０は本発明のディジタル信号処理回
路が適用される１例としてのハイビジョン用ビデオ装置
の信号処理回路の構成図を示す。このビデオ装置は映像
信号を磁気テープ１１５に記録する記録系１００と磁気
テープ１１５に記録された映像信号を再生する再生系１
２０からなる。映像信号としては，たとえば，輝度信号
Ｙ，第１の色差信号ＰB および第２の色差信号ＰRから
構成される。
路が適用される１例としてのハイビジョン用ビデオ装置
の信号処理回路の構成図を示す。このビデオ装置は映像
信号を磁気テープ１１５に記録する記録系１００と磁気
テープ１１５に記録された映像信号を再生する再生系１
２０からなる。映像信号としては，たとえば，輝度信号
Ｙ，第１の色差信号ＰB および第２の色差信号ＰRから
構成される。
【０００３】記録系１００は記録用映像信号信号ＳREC
の低周波成分を通過させるローパスフィルタ１０１，ロ
ーパスフィルタ１０１からのアナログ信号をディジタル
信号に変換するＡ／Ｄ変換回路１０２，このディジタル
信号をディジタル的に非線形エンファシス処理する回路
１０３，ディジタル非線形エンファシス処理された信号
を時間軸圧縮・伸長（ＴＣＩ）処理し，シャフリングす
る回路１０４，Ｄ／Ａ変換回路１０５，ローパスフィル
タ１０６，アナログ線形エンファシス回路回路１０７，
周波数変調回路１０８，および，増幅回路１０９を有し
ている。増幅回路１０９からのＴＣＩ信号は磁気ヘッド
１１０を介して磁気テープ１１５に記録される。
の低周波成分を通過させるローパスフィルタ１０１，ロ
ーパスフィルタ１０１からのアナログ信号をディジタル
信号に変換するＡ／Ｄ変換回路１０２，このディジタル
信号をディジタル的に非線形エンファシス処理する回路
１０３，ディジタル非線形エンファシス処理された信号
を時間軸圧縮・伸長（ＴＣＩ）処理し，シャフリングす
る回路１０４，Ｄ／Ａ変換回路１０５，ローパスフィル
タ１０６，アナログ線形エンファシス回路回路１０７，
周波数変調回路１０８，および，増幅回路１０９を有し
ている。増幅回路１０９からのＴＣＩ信号は磁気ヘッド
１１０を介して磁気テープ１１５に記録される。
【０００４】再生系１２０は基本的には，上記記録系１
００と逆の処理を行うように構成されている。再生系１
２０は増幅回路１２１，周波数復調回路１２２，アナロ
グ線形デエンファシス回路１２３，ローパスフィルタ１
２４，Ａ／Ｄ変換回路１２５，上記時間軸圧縮・伸長す
る回路１０４と逆の処理を行う回路１２６，ディジタル
非線形デエンファシス回路１２７，Ｄ／Ａ変換回路１２
８，および，ローパスフィルタ１２９を有し，再生映像
信号ＳREC を出力する。
００と逆の処理を行うように構成されている。再生系１
２０は増幅回路１２１，周波数復調回路１２２，アナロ
グ線形デエンファシス回路１２３，ローパスフィルタ１
２４，Ａ／Ｄ変換回路１２５，上記時間軸圧縮・伸長す
る回路１０４と逆の処理を行う回路１２６，ディジタル
非線形デエンファシス回路１２７，Ｄ／Ａ変換回路１２
８，および，ローパスフィルタ１２９を有し，再生映像
信号ＳREC を出力する。
【０００５】図１０に示したビデオ装置の記録系１００
におけるディジタル非線形エンファシス回路１０３は，
高周波成分をエンファシス（強調）する際，所定の振幅
以上のときその振幅をディジタル的に制限する。再生系
１２０におけるディジタル非線形デエンファシス回路１
２７はエンファシス回路１０３と逆の非線形デエンファ
シス処理を行う。
におけるディジタル非線形エンファシス回路１０３は，
高周波成分をエンファシス（強調）する際，所定の振幅
以上のときその振幅をディジタル的に制限する。再生系
１２０におけるディジタル非線形デエンファシス回路１
２７はエンファシス回路１０３と逆の非線形デエンファ
シス処理を行う。
【０００６】図１１に従来のディジタル非線形エンファ
シス回路１０３の回路構成を示し，図１２に図１１に示
した従来のディジタル非線形エンファシス回路１０３に
おける信号波形図を示す。このディジタル非線形エンフ
ァシス回路１０３は，Ａ／Ｄ変換回路１０２からのディ
ジタル映像信号Ｓ１１（図１２（ａ））を入力し，その
高周波成分を通過させるディジタルハイパスフィルタ３
０１と，このハイパスフィルタ３０１から出力される信
号成分Ｓ１２（図１２（ｂ））が所定振幅以上の場合そ
の振幅を所定のレベルに制限するディジタル非線形リミ
ッタ回路３０２と，このリミッタ回路３０２から出力さ
れる振幅制限された信号Ｓ１３（図１２（ｃ））を元の
入力ディジタル映像信号Ｓ１１に加算して，ディジタル
非線形エンファシス信号Ｓ１４（図１２（ｄ））として
出力するディジタル信号加算回路３０３からなる。図１
０におけるディジタル非線形デエンファシス回路１２８
の回路構成は，図１１におけるディジタル信号加算回路
３０３におけるディジタル非線形リミッタ回路３０２か
らの信号Ｓ１３を信号Ｓ１１から減じる回路構成とな
る。
シス回路１０３の回路構成を示し，図１２に図１１に示
した従来のディジタル非線形エンファシス回路１０３に
おける信号波形図を示す。このディジタル非線形エンフ
ァシス回路１０３は，Ａ／Ｄ変換回路１０２からのディ
ジタル映像信号Ｓ１１（図１２（ａ））を入力し，その
高周波成分を通過させるディジタルハイパスフィルタ３
０１と，このハイパスフィルタ３０１から出力される信
号成分Ｓ１２（図１２（ｂ））が所定振幅以上の場合そ
の振幅を所定のレベルに制限するディジタル非線形リミ
ッタ回路３０２と，このリミッタ回路３０２から出力さ
れる振幅制限された信号Ｓ１３（図１２（ｃ））を元の
入力ディジタル映像信号Ｓ１１に加算して，ディジタル
非線形エンファシス信号Ｓ１４（図１２（ｄ））として
出力するディジタル信号加算回路３０３からなる。図１
０におけるディジタル非線形デエンファシス回路１２８
の回路構成は，図１１におけるディジタル信号加算回路
３０３におけるディジタル非線形リミッタ回路３０２か
らの信号Ｓ１３を信号Ｓ１１から減じる回路構成とな
る。
【０００７】
【発明が解決しようとする課題】図１１に示したディジ
タル非線形エンファシス回路においては，図１３に示す
ように，ディジタル非線形リミッタ回路３０２において
入力ディジタル信号の高周波成分をディジタル的に振幅
制限する際に発生する高次高調波がサンプリング周波数
ｆS で折り返され，歪みが発生するという問題がある。
かかる折り返し歪み発生の問題は，ディジタル的に振幅
制限するディジタル非線形デエンファシス回路において
も同様に発生する。
タル非線形エンファシス回路においては，図１３に示す
ように，ディジタル非線形リミッタ回路３０２において
入力ディジタル信号の高周波成分をディジタル的に振幅
制限する際に発生する高次高調波がサンプリング周波数
ｆS で折り返され，歪みが発生するという問題がある。
かかる折り返し歪み発生の問題は，ディジタル的に振幅
制限するディジタル非線形デエンファシス回路において
も同様に発生する。
【０００８】この折り返し歪みを改善する１方法として
は，入力ディジタル信号の周波数帯域に比べてサンプリ
ング周波数ｆS を充分高くし，折り返し歪みをそのサン
プリング周波数ｆS の帯域外にあるようにする方法があ
る。たとえば，図１４に示すように，サンプリング周波
数ｆS を２倍にする。しかしながら，サンプリング周波
数を高めることは，たとえば，図１０に示したＡ／Ｄ変
換回路１０２，Ｄ／Ａ変換回路１０５を始め，関連する
ディジタル回路の動作周波数を高くする必要があり，消
費電力が増加し，回路規模が大きくなり，装置価格が非
常に高くなるという問題がある。
は，入力ディジタル信号の周波数帯域に比べてサンプリ
ング周波数ｆS を充分高くし，折り返し歪みをそのサン
プリング周波数ｆS の帯域外にあるようにする方法があ
る。たとえば，図１４に示すように，サンプリング周波
数ｆS を２倍にする。しかしながら，サンプリング周波
数を高めることは，たとえば，図１０に示したＡ／Ｄ変
換回路１０２，Ｄ／Ａ変換回路１０５を始め，関連する
ディジタル回路の動作周波数を高くする必要があり，消
費電力が増加し，回路規模が大きくなり，装置価格が非
常に高くなるという問題がある。
【０００９】かかる問題はディジタル非線形デエンファ
シス回路においても上記同様に発生する。したがって，
本発明はサンプリング周波数を上昇させることなく，上
記ディジタル非線形リミッタ回路の存在に起因する折り
返し歪みを低減するディジタル非線形エンファシス回路
およびディジタル非線形デエンファシス回路を提供する
ことを目的とする。なお，本明細書において，エンファ
シス成分またはデエンファシス成分の加減算をのぞき基
本的には同じ処理動作を行う，ディジタル非線形エンフ
ァシス回路とディジタル非線形デエンファシス回路とに
共通する名称としてディジタル信号処理回路を用いる。
シス回路においても上記同様に発生する。したがって，
本発明はサンプリング周波数を上昇させることなく，上
記ディジタル非線形リミッタ回路の存在に起因する折り
返し歪みを低減するディジタル非線形エンファシス回路
およびディジタル非線形デエンファシス回路を提供する
ことを目的とする。なお，本明細書において，エンファ
シス成分またはデエンファシス成分の加減算をのぞき基
本的には同じ処理動作を行う，ディジタル非線形エンフ
ァシス回路とディジタル非線形デエンファシス回路とに
共通する名称としてディジタル信号処理回路を用いる。
【００１０】
【課題を解決するための手段】上記問題を解決するた
め，本発明のディジタル信号処理回路は，入力ディジタ
ル信号からその高周波成分について複素表現のディジタ
ル解析信号を生成する回路と，該解析信号の位相を維持
してディジタル的に振幅制限する回路と，該振幅制限さ
れた複素信号の所定帯域成分を通過させるディジタルフ
ィルタ回路と，上記入力ディジタル信号に該フィルタ回
路からの出力信号をディジタル的に加算または減算する
ディジタル信号加減算回路とを有する。特定的には，デ
ィジタル非線形エンファシス回路を構成させるため，上
記ディジタル信号加減算回路は，上記入力ディジタル信
号から上記フィルタ回路からのディジタルフィルタ信号
を加算し，上記入力ディジタル信号についてディジタル
非線形エンファシス処理を行う。またディジタル非線形
デエンファシス回路を構成させるためには，上記ディジ
タル信号加減算回路は，上記入力ディジタル信号から上
記フィルタ回路からのディジタルフィルタ信号を減算
し，上記入力ディジタル信号についてディジタル非線形
デエンファシス処理を行う。さらに特定的には，上記解
析信号を生成する回路は，上記入力ディジタル信号のう
ち所定周波数より高い信号成分を通過させるディジタル
ハイパスフィルタと，該ハイパスフィルタの出力を９０
度だけ位相をずらすヒルベルト変換回路とを有する。
め，本発明のディジタル信号処理回路は，入力ディジタ
ル信号からその高周波成分について複素表現のディジタ
ル解析信号を生成する回路と，該解析信号の位相を維持
してディジタル的に振幅制限する回路と，該振幅制限さ
れた複素信号の所定帯域成分を通過させるディジタルフ
ィルタ回路と，上記入力ディジタル信号に該フィルタ回
路からの出力信号をディジタル的に加算または減算する
ディジタル信号加減算回路とを有する。特定的には，デ
ィジタル非線形エンファシス回路を構成させるため，上
記ディジタル信号加減算回路は，上記入力ディジタル信
号から上記フィルタ回路からのディジタルフィルタ信号
を加算し，上記入力ディジタル信号についてディジタル
非線形エンファシス処理を行う。またディジタル非線形
デエンファシス回路を構成させるためには，上記ディジ
タル信号加減算回路は，上記入力ディジタル信号から上
記フィルタ回路からのディジタルフィルタ信号を減算
し，上記入力ディジタル信号についてディジタル非線形
デエンファシス処理を行う。さらに特定的には，上記解
析信号を生成する回路は，上記入力ディジタル信号のう
ち所定周波数より高い信号成分を通過させるディジタル
ハイパスフィルタと，該ハイパスフィルタの出力を９０
度だけ位相をずらすヒルベルト変換回路とを有する。
【００１１】
【作用】まず，入力ディジタル信号の高周波成分を抽出
し，この高周波成分について直交する成分を生成して，
もとの高周波成分を実数成分，直交成分を虚数成分とす
るディジタル解析信号を生成する。ディジタル非線形リ
ミッタ回路は，ディジタル解析信号の位相を維持した状
態で実数成分および虚数成分の振幅を制限する。ディジ
タルフィルタはバンドパスフィルタとして機能し，振幅
制限された複素表現の信号のうち，所定帯域の成分を通
過させる。これにより，サンプリング周波数を上昇させ
ずに，実質的に高次高調波について負の周波数成分のな
い状態で折り返し歪みを除去できる。
し，この高周波成分について直交する成分を生成して，
もとの高周波成分を実数成分，直交成分を虚数成分とす
るディジタル解析信号を生成する。ディジタル非線形リ
ミッタ回路は，ディジタル解析信号の位相を維持した状
態で実数成分および虚数成分の振幅を制限する。ディジ
タルフィルタはバンドパスフィルタとして機能し，振幅
制限された複素表現の信号のうち，所定帯域の成分を通
過させる。これにより，サンプリング周波数を上昇させ
ずに，実質的に高次高調波について負の周波数成分のな
い状態で折り返し歪みを除去できる。
【実施例】図１に本発明のディジタル信号処理回路の第
１実施例として，ディジタル非線形エンファシス回路の
回路構成例を示す。このディジタル非線形エンファシス
回路は，たとえば，図１０に示したハイビジョン用ビデ
オ装置のディジタル非線形エンファシス回路１０３とし
て使用される。図１に示したディジタル非線形エンファ
シス回路は，ディジタルハイパスフィルタ１，ヒルベル
ト変換回路２，ディジタル非線形リミッタ回路３，ディ
ジタルバンドパスフィルタ４，および，ディジタル信号
加算回路５が図示のごとく接続されて構成される。
１実施例として，ディジタル非線形エンファシス回路の
回路構成例を示す。このディジタル非線形エンファシス
回路は，たとえば，図１０に示したハイビジョン用ビデ
オ装置のディジタル非線形エンファシス回路１０３とし
て使用される。図１に示したディジタル非線形エンファ
シス回路は，ディジタルハイパスフィルタ１，ヒルベル
ト変換回路２，ディジタル非線形リミッタ回路３，ディ
ジタルバンドパスフィルタ４，および，ディジタル信号
加算回路５が図示のごとく接続されて構成される。
【００１３】ディジタルハイパスフィルタ１は，たとえ
ば，トランスバーサル形フィルタとして構成され，入力
ディジタル信号Ｓ１のうちの高周波成分信号Ｓ２を通過
させる。
ば，トランスバーサル形フィルタとして構成され，入力
ディジタル信号Ｓ１のうちの高周波成分信号Ｓ２を通過
させる。
【００１４】ヒルベルト変換回路２は，ハイパスフィル
タ１からの信号Ｓ２を９０度だけ位相をずらせて（シフ
トして），入力ディジタル信号Ｓ２に対して直交する成
分信号Ｓ３を生成する。後述するように，信号Ｓ２が実
数成分，信号Ｓ３が虚数成分として，ディジタル非線形
リミッタ回路３には複素関数表現の解析信号が印加され
る。ヒルベルト変換回路２の詳細回路構成を図２に示
す。図２に示すヒルベルト変換回路２は，係数乗算回路
２１１〜２１４，２単位遅延回路２０１〜２０３，１単
位遅延回路２０４，１単位遅延回路２０６，２単位遅延
回路２０７〜２０９，係数乗算回路２１６〜１２９，お
よび，信号加算回路２２１が図示の如く接続されてい
る。１単位遅延回路２０４，２０６はサンプリング周波
数ｆS に対応する１単位の時間だけ信号を遅延する回路
である。２単位遅延回路２０１〜２０３，２０７〜２０
９は１単位遅延回路を直列に２つ接続したと同様の機能
を有し，２単位時間だけ信号を遅延する回路である。信
号加算回路２２１から信号Ｓ２の位相を９０度だけシフ
トさせた信号Ｓ３を出力するため，上記係数乗算回路２
１１〜２１４，２１６〜２１９の係数はそれぞれ下記の
ように設計されている。 Ａ＝３／１２８，Ｂ＝１／１６，Ｃ＝２１／１２８，Ｄ
＝７９／１２８ なお，１単位遅延回路２０４と１単位遅延回路２０６と
の共通接続点からは位相シフトのない信号Ｓ３０が出力
される。図３に図２に示したヒルベルト変換回路２の周
波数特性図を示す。いくぶんリップルが見られるが，平
坦な周波数特性を示している。ヒルベルト変換回路２は
一種のバンドパスフィルタであるから帯域制限特性を有
しておりＤＣ成分を伝送できないが，現在対象としてい
るのはディジタルハイパスフィルタ１の信号であるか
ら，事実上問題はない。
タ１からの信号Ｓ２を９０度だけ位相をずらせて（シフ
トして），入力ディジタル信号Ｓ２に対して直交する成
分信号Ｓ３を生成する。後述するように，信号Ｓ２が実
数成分，信号Ｓ３が虚数成分として，ディジタル非線形
リミッタ回路３には複素関数表現の解析信号が印加され
る。ヒルベルト変換回路２の詳細回路構成を図２に示
す。図２に示すヒルベルト変換回路２は，係数乗算回路
２１１〜２１４，２単位遅延回路２０１〜２０３，１単
位遅延回路２０４，１単位遅延回路２０６，２単位遅延
回路２０７〜２０９，係数乗算回路２１６〜１２９，お
よび，信号加算回路２２１が図示の如く接続されてい
る。１単位遅延回路２０４，２０６はサンプリング周波
数ｆS に対応する１単位の時間だけ信号を遅延する回路
である。２単位遅延回路２０１〜２０３，２０７〜２０
９は１単位遅延回路を直列に２つ接続したと同様の機能
を有し，２単位時間だけ信号を遅延する回路である。信
号加算回路２２１から信号Ｓ２の位相を９０度だけシフ
トさせた信号Ｓ３を出力するため，上記係数乗算回路２
１１〜２１４，２１６〜２１９の係数はそれぞれ下記の
ように設計されている。 Ａ＝３／１２８，Ｂ＝１／１６，Ｃ＝２１／１２８，Ｄ
＝７９／１２８ なお，１単位遅延回路２０４と１単位遅延回路２０６と
の共通接続点からは位相シフトのない信号Ｓ３０が出力
される。図３に図２に示したヒルベルト変換回路２の周
波数特性図を示す。いくぶんリップルが見られるが，平
坦な周波数特性を示している。ヒルベルト変換回路２は
一種のバンドパスフィルタであるから帯域制限特性を有
しておりＤＣ成分を伝送できないが，現在対象としてい
るのはディジタルハイパスフィルタ１の信号であるか
ら，事実上問題はない。
【００１５】ディジタル非線形リミッタ回路３には，デ
ィジタルハイパスフィルタ１からの位相ずれのない信号
Ｓ２とこの信号Ｓ２に対して９０度位相ずれた信号Ｓ３
が入力される。信号Ｓ２は実数部を示し，信号Ｓ３は虚
数部を示し，これらを総合すると，下記式１で定義され
る複素関数（複素表現）信号ＣＦが規定される。
ィジタルハイパスフィルタ１からの位相ずれのない信号
Ｓ２とこの信号Ｓ２に対して９０度位相ずれた信号Ｓ３
が入力される。信号Ｓ２は実数部を示し，信号Ｓ３は虚
数部を示し，これらを総合すると，下記式１で定義され
る複素関数（複素表現）信号ＣＦが規定される。
【数１】 この複素関数信号ＣＦは解析信号と呼ばれている（たと
えば，（１）大西，他，「複素信号処理による新しい周
波数変換方」，信学技法，ＣＡＳ８８−４５，ｐｐ．３
９〜４１，（２）小杉，「複素ディジタルフィルタの周
波数サンプリング方による設計と構成」，電子通信学会
論文誌，’７７／１１，Ｖｏｌ．Ｊ６０：Ａ，Ｎｏ．１
１，ｐｐ．１００８〜１００９，（３）尾知，他，「複
素係数ＦＩＲディジタルフィルタの振幅・位相同時設計
法」，信学技法，ＣＡＳ８７−３０，ｐｐ．３３〜３
４）。解析信号ＣＳの特性から，信号Ｓ２がサンプリン
グ周波数ｆS について図４に示すスペクトル特性を有し
ているとき，図５に示すように，負の周波数成分を持た
ないことが知られている。
えば，（１）大西，他，「複素信号処理による新しい周
波数変換方」，信学技法，ＣＡＳ８８−４５，ｐｐ．３
９〜４１，（２）小杉，「複素ディジタルフィルタの周
波数サンプリング方による設計と構成」，電子通信学会
論文誌，’７７／１１，Ｖｏｌ．Ｊ６０：Ａ，Ｎｏ．１
１，ｐｐ．１００８〜１００９，（３）尾知，他，「複
素係数ＦＩＲディジタルフィルタの振幅・位相同時設計
法」，信学技法，ＣＡＳ８７−３０，ｐｐ．３３〜３
４）。解析信号ＣＳの特性から，信号Ｓ２がサンプリン
グ周波数ｆS について図４に示すスペクトル特性を有し
ているとき，図５に示すように，負の周波数成分を持た
ないことが知られている。
【００１６】ディジタル非線形リミッタ回路３における
複素関数ＣＳの振幅制限は，図６に示すように，複素平
面において複素表現の解析信号ＣＦの位相θを保ったま
まその実数成分と虚数成分で定まる振幅を円で規定され
る大きさに制限する。その結果，位相θは維持された振
幅制限された実数成分信号Ｓ４と虚数成分信号Ｓ５がデ
ィジタル非線形リミッタ回路３から出力される。ディジ
タル非線形リミッタ回路３としては，たとえば，リード
オンリーメモリ（ＲＯＭ）に図６に示した特性を記憶さ
せておいて，複素関数の振幅制限を行うことができる。
複素関数ＣＳの振幅制限は，図６に示すように，複素平
面において複素表現の解析信号ＣＦの位相θを保ったま
まその実数成分と虚数成分で定まる振幅を円で規定され
る大きさに制限する。その結果，位相θは維持された振
幅制限された実数成分信号Ｓ４と虚数成分信号Ｓ５がデ
ィジタル非線形リミッタ回路３から出力される。ディジ
タル非線形リミッタ回路３としては，たとえば，リード
オンリーメモリ（ＲＯＭ）に図６に示した特性を記憶さ
せておいて，複素関数の振幅制限を行うことができる。
【００１７】ディジタル非線形リミッタ回路３において
振幅制限した実数信号Ｓ４，虚数信号Ｓ５で規定される
複素関数信号には，高調波にも負の周波数成分がないの
で，図７の破線で示すような複素帯域通過特性を有する
ディジタルバンドパスフィルタ４で信号成分を抽出す
る。ディジタルバンドパスフィルタ４の回路構成例を図
８に示す。このディジタルバンドパスフィルタは，１単
位遅延回路４１，係数乗算回路４２，ディジタル信号加
算回路４３，４４，係数乗算回路４５，ディジタル信号
加算回路４６，ディジタル信号加算回路４７，および，
２単位遅延回路４８が図示の如く接続されている。係数
乗算回路４２の係数αおよび係数乗算回路４５の係数β
はそれぞれ図示の値である。なお，このディジタルバン
ドパスフィルタ４の伝達関数Ｈ（ｚ）は下記式２で定義
され，その実数成分は下記式３で定義される。
振幅制限した実数信号Ｓ４，虚数信号Ｓ５で規定される
複素関数信号には，高調波にも負の周波数成分がないの
で，図７の破線で示すような複素帯域通過特性を有する
ディジタルバンドパスフィルタ４で信号成分を抽出す
る。ディジタルバンドパスフィルタ４の回路構成例を図
８に示す。このディジタルバンドパスフィルタは，１単
位遅延回路４１，係数乗算回路４２，ディジタル信号加
算回路４３，４４，係数乗算回路４５，ディジタル信号
加算回路４６，ディジタル信号加算回路４７，および，
２単位遅延回路４８が図示の如く接続されている。係数
乗算回路４２の係数αおよび係数乗算回路４５の係数β
はそれぞれ図示の値である。なお，このディジタルバン
ドパスフィルタ４の伝達関数Ｈ（ｚ）は下記式２で定義
され，その実数成分は下記式３で定義される。
【数２】
【数３】 図８に示したディジタルバンドパスフィルタ４の帯域通
過特性を図９に示す。この帯域通過特性は図７に示した
特性を満足している。なお，伝達関数Ｈ（ｚ）のｚは下
記式４で表されるから，伝達関数Ｈ（ｚ）の実数成分は
下記式５で表される。
過特性を図９に示す。この帯域通過特性は図７に示した
特性を満足している。なお，伝達関数Ｈ（ｚ）のｚは下
記式４で表されるから，伝達関数Ｈ（ｚ）の実数成分は
下記式５で表される。
【数４】
【数５】
【００１８】図１に示したディジタル信号加算回路５は
ディジタル映像信号Ｓ１からディジタルバンドパスフィ
ルタ４において高次高調波が除去された振幅制限信号Ｓ
６をディジタル的に加算して，ディジタル非線形エンフ
ァシス信号Ｓ７を出力する。
ディジタル映像信号Ｓ１からディジタルバンドパスフィ
ルタ４において高次高調波が除去された振幅制限信号Ｓ
６をディジタル的に加算して，ディジタル非線形エンフ
ァシス信号Ｓ７を出力する。
【００１９】以上により，ディジタル非線形リミッタ回
路３において振幅制限することによって発生した高次高
調波の除去が行われ，折り返し歪みに対してサンプリン
グ周波数を２倍に上昇させないでも，サンプリング周波
数を２倍に上昇させたときと同様の結果が得られる。ま
た，上述した回路構成から明らかなように，図２に示し
た比較的次数が低く簡単な回路構成のヒルベルト変換回
路２，簡単なＲＯＭで構成されるディジタル非線形リミ
ッタ回路３，図８に示した簡単な構成のディジタルバン
ドパスフィルタ４などを用いて，サンプリング周波数を
上昇させずに折り返し歪みの影響を受けないディジタル
非線形エンファシス信号を出力することができる。なお
図１に示したディジタル非線形エンファシス回路の全体
を構成する方法としては，ディジタルハイパスフィルタ
１のトランスバーサル回路構成，ヒルベルト変換回路２
のフィルタ回路構成，ディジタル非線形リミッタ回路３
のテーブル処理機能，ディジタルバンドパスフィルタ４
のフィルタ回路構成，および，ディジタル信号加算回路
５のディジタル加算機能を全体として，ディジタル信号
処理装置（ＤＳＰ）などを用いて一括して構成すること
もできる。また図１に示したディジタル非線形エンファ
シス回路を個別ＩＣデバイスなどを組み合わせて構成す
ることもできる。
路３において振幅制限することによって発生した高次高
調波の除去が行われ，折り返し歪みに対してサンプリン
グ周波数を２倍に上昇させないでも，サンプリング周波
数を２倍に上昇させたときと同様の結果が得られる。ま
た，上述した回路構成から明らかなように，図２に示し
た比較的次数が低く簡単な回路構成のヒルベルト変換回
路２，簡単なＲＯＭで構成されるディジタル非線形リミ
ッタ回路３，図８に示した簡単な構成のディジタルバン
ドパスフィルタ４などを用いて，サンプリング周波数を
上昇させずに折り返し歪みの影響を受けないディジタル
非線形エンファシス信号を出力することができる。なお
図１に示したディジタル非線形エンファシス回路の全体
を構成する方法としては，ディジタルハイパスフィルタ
１のトランスバーサル回路構成，ヒルベルト変換回路２
のフィルタ回路構成，ディジタル非線形リミッタ回路３
のテーブル処理機能，ディジタルバンドパスフィルタ４
のフィルタ回路構成，および，ディジタル信号加算回路
５のディジタル加算機能を全体として，ディジタル信号
処理装置（ＤＳＰ）などを用いて一括して構成すること
もできる。また図１に示したディジタル非線形エンファ
シス回路を個別ＩＣデバイスなどを組み合わせて構成す
ることもできる。
【００２０】またディジタル非線形デエンファシス回路
は，図１におけるディジタル信号加算回路５の演算を入
力ディジタル信号Ｓ１からディジタルバンドパスフィル
タ４からの非線形振幅制限信号Ｓ６を減じる構成とすれ
ばよい。以上のディジタル非線形エンファシス回路およ
びディジタル非線形デエンファシス回路を，図１０に示
したハイビジョン用ビデオ装置の信号処理回路に用いる
と，サンプリング周波数を上昇させずに折り返し歪みの
影響をうけないディジタル非線形エンファシスまたはデ
ィジタル非線形デエンファシスが実現できる。
は，図１におけるディジタル信号加算回路５の演算を入
力ディジタル信号Ｓ１からディジタルバンドパスフィル
タ４からの非線形振幅制限信号Ｓ６を減じる構成とすれ
ばよい。以上のディジタル非線形エンファシス回路およ
びディジタル非線形デエンファシス回路を，図１０に示
したハイビジョン用ビデオ装置の信号処理回路に用いる
と，サンプリング周波数を上昇させずに折り返し歪みの
影響をうけないディジタル非線形エンファシスまたはデ
ィジタル非線形デエンファシスが実現できる。
【００２１】
【発明の効果】以上述べたように，本発明のディジタル
信号処理回路，すなわち，ディジタル非線形エンファシ
ス回路およびディジタル非線形デエンファシス回路によ
れば，サンプリング周波数を上昇させずに実質的に，デ
ィジタル非線形振幅制限を行うことに起因する折り返し
歪みの影響を受けないエンファシスおよびデエンファシ
スが可能になる。
信号処理回路，すなわち，ディジタル非線形エンファシ
ス回路およびディジタル非線形デエンファシス回路によ
れば，サンプリング周波数を上昇させずに実質的に，デ
ィジタル非線形振幅制限を行うことに起因する折り返し
歪みの影響を受けないエンファシスおよびデエンファシ
スが可能になる。
【図１】本発明のディジタル信号処理回路の実施例とし
てのディジタル非線形エンファシス回路の回路構成図で
ある。
てのディジタル非線形エンファシス回路の回路構成図で
ある。
【図２】図１におけるヒルベルト変換回路の回路構成図
である。
である。
【図３】図２に示したヒルベルト変換回路の特性図であ
る。
る。
【図４】図１に示したディジタルハイパスフィルタの出
力信号の周波数スペクトル特性例を示す特性を示す図で
ある。
力信号の周波数スペクトル特性例を示す特性を示す図で
ある。
【図５】図１のディジタル非線形エンファシス回路にお
ける解析信号の周波数特性例を示す図である。
ける解析信号の周波数特性例を示す図である。
【図６】図１に示したディジタル非線形リミッタ回路の
解析信号の振幅制限動作を説明する図である。
解析信号の振幅制限動作を説明する図である。
【図７】図１に示したディジタルバンドパスフィルタの
周波数スペクトル特性を示す図である。
周波数スペクトル特性を示す図である。
【図８】図１に示したディジタルバンドパスフィルタの
回路構成例を示す図である。
回路構成例を示す図である。
【図９】図８に示したディジタルバンドパスフィルタの
帯域通過特性を示す図である。
帯域通過特性を示す図である。
【図１０】本発明のディジタル信号処理回路が適用され
る例としてのハイビジョン用ビデオ装置の信号処理回路
構成を示す図である。
る例としてのハイビジョン用ビデオ装置の信号処理回路
構成を示す図である。
【図１１】従来のディジタル非線形エンファシス回路の
構成を示す図である。
構成を示す図である。
【図１２】図１１における部分信号波形を示す図であ
る。
る。
【図１３】図１１に示すディジタル非線形エンファシス
回路において発生する折り返し歪みを示す図である。
回路において発生する折り返し歪みを示す図である。
【図１４】図１１に示すディジタル非線形エンファシス
回路において発生する折り返し歪みを改善する１例とし
てサンプリング周波数を上昇させる例を示す図である。
回路において発生する折り返し歪みを改善する１例とし
てサンプリング周波数を上昇させる例を示す図である。
【符号の説明】 １・・ディジタルハイパスフィルタ， ２・・ヒルベルト変換回路， ３・・ディジタル非線形リミッタ回路， ４・・ディジタルバンドパスフィルタ， ５・・ディジタル信号加算回路。
Claims (4)
- 【請求項１】 入力ディジタル信号からその高周波成分
について複素表現のディジタル解析信号を生成する回路
と， 該解析信号の位相を維持してディジタル的に振幅制限す
る回路と， 該振幅制限された複素信号の所定帯域成分を通過させる
ディジタルフィルタ回路と， 上記入力ディジタル信号に該フィルタ回路からの出力信
号をディジタル的に加算または減算するディジタル信号
加減算回路とを有するディジタル信号処理回路。 - 【請求項２】 上記ディジタル信号加減算回路は，上記
入力ディジタル信号から上記フィルタ回路からのディジ
タルフィルタ信号を加算し，上記入力ディジタル信号に
ついてディジタル非線形エンファシス処理を行う，請求
項１記載のディジタル信号処理回路。 - 【請求項３】 上記ディジタル信号加減算回路は，上記
入力ディジタル信号から上記フィルタ回路からのディジ
タルフィルタ信号を減算し，上記入力ディジタル信号に
ついてディジタル非線形デエンファシス処理を行う，請
求項１記載のディジタル信号処理回路。 - 【請求項４】 上記解析信号を生成する回路は，上記入
力ディジタル信号のうち所定周波数より高い信号成分を
通過させるディジタルハイパスフィルタと，該ハイパス
フィルタの出力を９０度だけ位相をずらすヒルベルト変
換回路とを有する請求項１〜３のいずれか記載のディジ
タル信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32260991A JPH05136710A (ja) | 1991-11-11 | 1991-11-11 | デイジタル信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32260991A JPH05136710A (ja) | 1991-11-11 | 1991-11-11 | デイジタル信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136710A true JPH05136710A (ja) | 1993-06-01 |
Family
ID=18145630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32260991A Pending JPH05136710A (ja) | 1991-11-11 | 1991-11-11 | デイジタル信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136710A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232714A (ja) * | 2009-03-25 | 2010-10-14 | Advantest Corp | 信号処理装置、デジタルフィルタ、および、プログラム |
| JP2022107342A (ja) * | 2021-01-08 | 2022-07-21 | 学校法人東京理科大学 | 周波数推定装置、周波数推定方法、及び周波数推定プログラム |
-
1991
- 1991-11-11 JP JP32260991A patent/JPH05136710A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232714A (ja) * | 2009-03-25 | 2010-10-14 | Advantest Corp | 信号処理装置、デジタルフィルタ、および、プログラム |
| US8572145B2 (en) | 2009-03-25 | 2013-10-29 | Advantest Corporation | Signal processing apparatus, digital filter and recording medium |
| JP2022107342A (ja) * | 2021-01-08 | 2022-07-21 | 学校法人東京理科大学 | 周波数推定装置、周波数推定方法、及び周波数推定プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4709269A (en) | Noise reduction circuit for video signal | |
| JPH05136710A (ja) | デイジタル信号処理回路 | |
| JPH02110863A (ja) | 磁気再生装置 | |
| EP0408007A1 (en) | Video signal processing device | |
| JPH04302541A (ja) | エンファシス装置 | |
| JPH05292454A (ja) | ノンリニアエンファシス回路 | |
| JP2548448B2 (ja) | 多次元非線形信号処理装置 | |
| JP2591005B2 (ja) | ノイズキャンセラー装置 | |
| JPS5897114A (ja) | ノンリニアエンフアシス回路 | |
| JP2969628B2 (ja) | 映像信号伝送装置 | |
| JPH0555952A (ja) | デイジタル非線形エンフアシス回路およびデイジタル非線形デエンフアシス回路 | |
| JP2614634B2 (ja) | 再生信号処理装置 | |
| JPS607278A (ja) | 信号処理装置 | |
| JPS63266983A (ja) | 映像信号処理装置 | |
| JPS60197088A (ja) | カラ−ビデオ信号の処理回路 | |
| JPH01220585A (ja) | ビデオ信号処理装置 | |
| JP2564987B2 (ja) | 映像信号処理回路 | |
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JP3048884B2 (ja) | Ｖｔｒの映像信号再生回路 | |
| JP2834140B2 (ja) | 映像信号記録方法 | |
| JP2757370B2 (ja) | 非線形信号処理装置 | |
| JPH01194577A (ja) | 信号処理装置 | |
| JPH06105861B2 (ja) | 非線形信号処理装置 | |
| JPS63262988A (ja) | 映像信号記録再生装置 | |
| JPH07131736A (ja) | Ｆｍ復調用入力回路 |