JPH02143756A - 広帯域ディジタル交換装置 - Google Patents
広帯域ディジタル交換装置Info
- Publication number
- JPH02143756A JPH02143756A JP63297484A JP29748488A JPH02143756A JP H02143756 A JPH02143756 A JP H02143756A JP 63297484 A JP63297484 A JP 63297484A JP 29748488 A JP29748488 A JP 29748488A JP H02143756 A JPH02143756 A JP H02143756A
- Authority
- JP
- Japan
- Prior art keywords
- information
- cell
- switch element
- buffer memory
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 21
- 238000001514 detection method Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 108020004705 Codon Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は広帯域I S D N (Integrate
dScrvjces Digital Network
)等に適用される広帯域ディジタル交換装置に関するも
のである。
dScrvjces Digital Network
)等に適用される広帯域ディジタル交換装置に関するも
のである。
この種の広帯域ディジタル交換装置としては、[日経エ
レクトロニクスJ 1988.1.11(No、438
)のP、128〜P、137に記載された交換装置が知
られている。この広帯域ディジタル交換装置では、入力
チャネルに到来した情報(セル)を所要出力チャネルへ
送出するための切換接続を行う網内のスイッチ素子とし
て、2X2単位スイッチが用いられる。そして、このス
イッチ素子の2入力端子に到来した情報が同じ出力端子
を宛先とする場合(このような場合を衝突という。)、
いずれか一方の情報を優先させるようになっていた。
レクトロニクスJ 1988.1.11(No、438
)のP、128〜P、137に記載された交換装置が知
られている。この広帯域ディジタル交換装置では、入力
チャネルに到来した情報(セル)を所要出力チャネルへ
送出するための切換接続を行う網内のスイッチ素子とし
て、2X2単位スイッチが用いられる。そして、このス
イッチ素子の2入力端子に到来した情報が同じ出力端子
を宛先とする場合(このような場合を衝突という。)、
いずれか一方の情報を優先させるようになっていた。
しかしながら、上記スイッチ素子ではいずれを優先させ
るかは固定的に決定されていたので、入力チャネルにバ
ッファメモリを設けて衝突時に再送すべく情報を当該バ
ッファメモリに格納しても、優先的に通過されない側で
は情報が次々に蓄積されることになり、オーバフローが
生じ情報の廃棄率が高くなるという問題点が生じていた
。
るかは固定的に決定されていたので、入力チャネルにバ
ッファメモリを設けて衝突時に再送すべく情報を当該バ
ッファメモリに格納しても、優先的に通過されない側で
は情報が次々に蓄積されることになり、オーバフローが
生じ情報の廃棄率が高くなるという問題点が生じていた
。
そこで本発明では、バッファメモリのオーバフローによ
る情報の廃棄率を低下させ、全体として適切な通信を可
能とする広帯域ディジタル交換装置を提供することを目
的とする。
る情報の廃棄率を低下させ、全体として適切な通信を可
能とする広帯域ディジタル交換装置を提供することを目
的とする。
本発明に係るディジタル交換装置は、複数の入力チャネ
ル及び出力チャネルと、これら複数の入力チャネルと出
力チャネルとの間を適宜切換接続する複数段のスイッチ
素子と、このスイッチ素子毎に設けられ当該スイッチ素
子へ到来する宛先データが付加されセル化された情報を
、宛先データに基づき当該スイッチ素子における通過方
向の切換えを行って通過させるコントローラと、入力チ
ャネル毎に設けられ、到来する情報を蓄積するバッファ
メモリとを備え、コントローラはバッファメモリに蓄積
されたセル化された情報の送出開姓のタイミングである
セル送出タイミングでスイッチ素子における情報の通過
優先方向を周期的に変更して切換制御を行うことを特徴
とする。
ル及び出力チャネルと、これら複数の入力チャネルと出
力チャネルとの間を適宜切換接続する複数段のスイッチ
素子と、このスイッチ素子毎に設けられ当該スイッチ素
子へ到来する宛先データが付加されセル化された情報を
、宛先データに基づき当該スイッチ素子における通過方
向の切換えを行って通過させるコントローラと、入力チ
ャネル毎に設けられ、到来する情報を蓄積するバッファ
メモリとを備え、コントローラはバッファメモリに蓄積
されたセル化された情報の送出開姓のタイミングである
セル送出タイミングでスイッチ素子における情報の通過
優先方向を周期的に変更して切換制御を行うことを特徴
とする。
本発明に係る広帯域ディジタル交換装置は、以上の通り
に構成されるので、セル送出タイミングで優先される側
が変更されるから、一方のバッファメモリばかりに情報
が次々に蓄積されてゆくことがなくなり、バッファメモ
リのオーバフローによる情報の廃棄率の上昇を防ぐこと
が可能となる。
に構成されるので、セル送出タイミングで優先される側
が変更されるから、一方のバッファメモリばかりに情報
が次々に蓄積されてゆくことがなくなり、バッファメモ
リのオーバフローによる情報の廃棄率の上昇を防ぐこと
が可能となる。
以下、添付図面の第1図ないし第5図を参照して、本発
明の一実施例を説明する。なお、図面の説明において、
同一要素には同一の符号を付し重複する説明を省略する
。
明の一実施例を説明する。なお、図面の説明において、
同一要素には同一の符号を付し重複する説明を省略する
。
第1図は本発明の一実施例に係る広帯域ディジタル交換
装置を示し、同図(a)の状態からセル送出タイミング
を挟んで、同図(b)の状態へ進むことを示している。
装置を示し、同図(a)の状態からセル送出タイミング
を挟んで、同図(b)の状態へ進むことを示している。
同図において、1はスイッチ素子網、2はバッファメモ
リ、3はスイッチブロックをそれぞれ示している。バッ
ファメモリ2は各入力チャネル#0〜#3毎に設けられ
る。
リ、3はスイッチブロックをそれぞれ示している。バッ
ファメモリ2は各入力チャネル#0〜#3毎に設けられ
る。
ここで、入力チャネル#0と#2とのバッファメモリ2
に蓄積されていた情報(ハツチングで示す。)が、互い
に出力ポート#0を目ざす場合において、セル送出タイ
ミングの所定セル送出区間lでスイッチブロック32に
おける情報の通過優先方向が「斜め進行方向」であれば
、入力チャネル#2の情報が通過される。スイッチブロ
ック3゜における情報の通過優先方向の切換えが、後述
のコントローラによって第2図に示されるようにセル送
出タイミング(矢印で示す)毎に切換えられるとする。
に蓄積されていた情報(ハツチングで示す。)が、互い
に出力ポート#0を目ざす場合において、セル送出タイ
ミングの所定セル送出区間lでスイッチブロック32に
おける情報の通過優先方向が「斜め進行方向」であれば
、入力チャネル#2の情報が通過される。スイッチブロ
ック3゜における情報の通過優先方向の切換えが、後述
のコントローラによって第2図に示されるようにセル送
出タイミング(矢印で示す)毎に切換えられるとする。
すると、次のセル送出区間■では、スイッチブロック3
2における情報の通過優先方向が「直進方向」となるか
ら、入力チャネル#0の情報が通過される。つまり、従
来であれば、同図(a)に示されるように、入力チャネ
ル#2の情報ばかりがバッファメモリ2から送出されて
出力チャネル#0へ通過し、入力チャネル#0側のバッ
ファメモリの情報は送られず蓄積されて、新たに情報が
到来した場合にオーバフローとなったのに比べ、バッフ
ァメモリ2に等しく空エリアができることが判る。
2における情報の通過優先方向が「直進方向」となるか
ら、入力チャネル#0の情報が通過される。つまり、従
来であれば、同図(a)に示されるように、入力チャネ
ル#2の情報ばかりがバッファメモリ2から送出されて
出力チャネル#0へ通過し、入力チャネル#0側のバッ
ファメモリの情報は送られず蓄積されて、新たに情報が
到来した場合にオーバフローとなったのに比べ、バッフ
ァメモリ2に等しく空エリアができることが判る。
次に、到来する情報のデータフォーマットを第3図に示
す。情報の先頭部分にはヘッダと称される情報の有用無
用を示す識別データ、宛先データ更には誤り検出用デー
タなどからなる2バイト程度のデータが付加され、次に
数十バイトの音声や画像等の符号化データが挿入されて
セル化される。
す。情報の先頭部分にはヘッダと称される情報の有用無
用を示す識別データ、宛先データ更には誤り検出用デー
タなどからなる2バイト程度のデータが付加され、次に
数十バイトの音声や画像等の符号化データが挿入されて
セル化される。
このセルは固定長であって、上記のようなデータフォー
マットへの構成は、端末と伝送路との間に設けられるア
ダプタから送出される加入者の宛先等を含んだデータに
基づき、広帯域ディジタル交換装置のより上位のレイヤ
によって実現される。
マットへの構成は、端末と伝送路との間に設けられるア
ダプタから送出される加入者の宛先等を含んだデータに
基づき、広帯域ディジタル交換装置のより上位のレイヤ
によって実現される。
また、ヘッダの宛先データは2進法で表現され、その先
頭ビットが第1番目のスイッチ素子における進行方向を
、第2ビツト目が第2番目のスイ・ソチ素子における進
行方向を、・・・というように構成されている。
頭ビットが第1番目のスイッチ素子における進行方向を
、第2ビツト目が第2番目のスイ・ソチ素子における進
行方向を、・・・というように構成されている。
このようなセル構成の情報が入力チャネルに到来したと
きに、バッファメモリ2への格納、必要時の読出しをす
るための構成を第4図に示す。この構成は1チャネル分
である。バッファメモリ2はn個のシフトレジスタ2〜
2 を縦続接続しi n た構成であって、シフトレジスタ21〜2oのいずれか
から選択的に出力することができる。各シフトレジスタ
21〜2nはセル要分のデータを格納するものとする。
きに、バッファメモリ2への格納、必要時の読出しをす
るための構成を第4図に示す。この構成は1チャネル分
である。バッファメモリ2はn個のシフトレジスタ2〜
2 を縦続接続しi n た構成であって、シフトレジスタ21〜2oのいずれか
から選択的に出力することができる。各シフトレジスタ
21〜2nはセル要分のデータを格納するものとする。
バッファ制御部4は、伝送路の情報から抽出したクロッ
クに基づき、シフトレジスタ2□〜2oにシフト動作を
行わせ到来した情報をシフトレジスタ2■の初段から入
力する。
クに基づき、シフトレジスタ2□〜2oにシフト動作を
行わせ到来した情報をシフトレジスタ2■の初段から入
力する。
第5図にはスイッチブロック3の構成が示されている。
このスイッチブロック3には、情報の通過経路を切換え
るスイッチ素子31 (2X2単位スイッチ)と、この
スイッチ素子31の切換え制御と衝突検知を行うコドン
ローラ32と、ヘッダの宛先データ及び識別データのビ
ットの和だけの長さを有し、これらデータをコントロー
ラ32が取込むために用いるシフトレジスタ33.34
が含まれる。
るスイッチ素子31 (2X2単位スイッチ)と、この
スイッチ素子31の切換え制御と衝突検知を行うコドン
ローラ32と、ヘッダの宛先データ及び識別データのビ
ットの和だけの長さを有し、これらデータをコントロー
ラ32が取込むために用いるシフトレジスタ33.34
が含まれる。
コントローラ32は図示しないクロック発生回路から送
られるセル送出タイミング信号P及びビットクロックC
LKに基づき、2つの入力チャネルから到来するセルの
先頭を検出し、これから所定ビット目の宛先データ(当
該スイッチ素子31で通路切換えに用いるビット)をシ
フトレジスタ33.34から取込み、スイッチ素子31
を切換える。このとき、2入力チャネルから到来したセ
ルがスイッチ素子31の同じ出力端子を目ざす場合にも
、第2図に示したようにセル送出タイミング毎に通過優
先方向を変更する。そして、優先されない側のセルが廃
棄されたことを示す衝突検知信号を、対応する側の信号
線35.35゜を介して対応入力チャネルのバッファメ
モリ2を制御するバッファ制御部4へ送出する。更に、
優先されない側のセルは、シフトレジスタ33(又は3
4)をシフトするときにヌルデータ(無用を示す識別デ
ータを持つ情報)に変えられ、スイ・ソチ31では宛先
と異なる側の出力端子へ送出される。
られるセル送出タイミング信号P及びビットクロックC
LKに基づき、2つの入力チャネルから到来するセルの
先頭を検出し、これから所定ビット目の宛先データ(当
該スイッチ素子31で通路切換えに用いるビット)をシ
フトレジスタ33.34から取込み、スイッチ素子31
を切換える。このとき、2入力チャネルから到来したセ
ルがスイッチ素子31の同じ出力端子を目ざす場合にも
、第2図に示したようにセル送出タイミング毎に通過優
先方向を変更する。そして、優先されない側のセルが廃
棄されたことを示す衝突検知信号を、対応する側の信号
線35.35゜を介して対応入力チャネルのバッファメ
モリ2を制御するバッファ制御部4へ送出する。更に、
優先されない側のセルは、シフトレジスタ33(又は3
4)をシフトするときにヌルデータ(無用を示す識別デ
ータを持つ情報)に変えられ、スイ・ソチ31では宛先
と異なる側の出力端子へ送出される。
上記の衝突検知信号を受取ったバ・ソファ制御部4は、
当該衝突検知信号を受取ったスイ・ソチ素子31へ情報
を送ったバッファメモリ2の対応する情報(廃棄された
セル)を次のセル送出タイミングで再送し、衝突検知信
号が与えられなくなるまでこの動作を続ける。再送した
ときには、スイッチ素子31における通過優先方向が変
更されているから、再送に係る情報はスイ・ソチ素子3
1を通過して所要の出力端子へ出力される。このため、
バッファメモリ2に空きエリアが生じ、オーツくフロー
による情報(セル)の廃棄率が低下する。また、衝突検
知信号が到来しない場合には、第4図に示されるバッフ
ァ使用状況信号に基づき、前回送出した情報が格納され
ているシフトレジスタ21の前段のシフトレジスタから
情報(セル)の読出しを行って送出する。
当該衝突検知信号を受取ったスイ・ソチ素子31へ情報
を送ったバッファメモリ2の対応する情報(廃棄された
セル)を次のセル送出タイミングで再送し、衝突検知信
号が与えられなくなるまでこの動作を続ける。再送した
ときには、スイッチ素子31における通過優先方向が変
更されているから、再送に係る情報はスイ・ソチ素子3
1を通過して所要の出力端子へ出力される。このため、
バッファメモリ2に空きエリアが生じ、オーツくフロー
による情報(セル)の廃棄率が低下する。また、衝突検
知信号が到来しない場合には、第4図に示されるバッフ
ァ使用状況信号に基づき、前回送出した情報が格納され
ているシフトレジスタ21の前段のシフトレジスタから
情報(セル)の読出しを行って送出する。
本発明は上記の実施例に限定されるものではなく、種々
の変形が可能である。
の変形が可能である。
例えば、セル送出タイミング毎に通過優先方向を変更す
るのではなく、セル送出タイミングのn回にm回の割合
で通過優先方向を変更してもよい。
るのではなく、セル送出タイミングのn回にm回の割合
で通過優先方向を変更してもよい。
また、本実施例では衝突検知信号により再送をすること
を示したが、バッファメモリからセル送出タイミングで
次々に情報を送出する場合でも、本発明は有効である。
を示したが、バッファメモリからセル送出タイミングで
次々に情報を送出する場合でも、本発明は有効である。
つまり、例えば交互に情報が廃棄されるのであるが、一
方の入力チャネルにヌルデータ(無用情報を示す識別デ
ータを有するセルであって、例えば無音通話時の符号化
データ)が多く到来する場合には、従来より実質的なセ
ル廃棄率は低下すると考えられるのである。
方の入力チャネルにヌルデータ(無用情報を示す識別デ
ータを有するセルであって、例えば無音通話時の符号化
データ)が多く到来する場合には、従来より実質的なセ
ル廃棄率は低下すると考えられるのである。
以上、詳細に説明した通り本発明によれば、セル送出タ
イミングでスイッチ素子における通過優先方向が変更さ
れるので、このスイッチ素子に情報を送る2つのバッフ
ァメモリのうち一方にだけ情報が次々に蓄積されてオー
バフローとなることを防止でき、情報の廃棄率を低下さ
せる効果かある。
イミングでスイッチ素子における通過優先方向が変更さ
れるので、このスイッチ素子に情報を送る2つのバッフ
ァメモリのうち一方にだけ情報が次々に蓄積されてオー
バフローとなることを防止でき、情報の廃棄率を低下さ
せる効果かある。
第1図は、本発明の一実施例に係る広帯域ディジタル交
換装置の構成図、第2図は、本発明の実施例による通過
優先方向の変更を示す図、第3図は、本発明の一実施例
で用いられる情報のデータオーマットを示す図、第4図
および第5図は、第1図に示した実施例の要部構成図で
ある。 1・・・スイッチ素子網、2・・・バッファメモリ、2
〜2 ・・・シフトレジスタ、3,3〜34・・・l
n 1スイツチブロツ
ク、4・・・バッファ制御部、31・・・スイッチ素子
、32・・・コントローラ、33.34・・・シフトレ
ジスタ。 特許出願人 住友電気工業株式会社 代理人弁理士 要否用 芳 樹実力巴例1こ」
うイ牛テ巳t71五屯 第2図 名1シ?リラ′−タ 情@(亡ル)のテータフズーマート 第 3 図
換装置の構成図、第2図は、本発明の実施例による通過
優先方向の変更を示す図、第3図は、本発明の一実施例
で用いられる情報のデータオーマットを示す図、第4図
および第5図は、第1図に示した実施例の要部構成図で
ある。 1・・・スイッチ素子網、2・・・バッファメモリ、2
〜2 ・・・シフトレジスタ、3,3〜34・・・l
n 1スイツチブロツ
ク、4・・・バッファ制御部、31・・・スイッチ素子
、32・・・コントローラ、33.34・・・シフトレ
ジスタ。 特許出願人 住友電気工業株式会社 代理人弁理士 要否用 芳 樹実力巴例1こ」
うイ牛テ巳t71五屯 第2図 名1シ?リラ′−タ 情@(亡ル)のテータフズーマート 第 3 図
Claims (1)
- 【特許請求の範囲】 複数の入力チャネル及び出力チャネルと、 これら複数の入力チャネルと出力チャネルとの間を適宜
切換接続する複数段のスイッチ素子と、このスイッチ素
子毎に設けられ当該スイッチ素子へ到来する宛先データ
が付加されセル化された情報を、前記宛先データに基づ
き当該スイッチ素子における通過方向の切換えを行って
通過させるコントローラと、 前記入力チャネル毎に設けられ、到来する情報を蓄積す
るバッファメモリとを備え、 前記コントローラは前記バッファメモリに蓄積されたセ
ル化された情報の送出開始のタイミングであるセル送出
タイミングで、前記スイッチ素子における情報の通過優
先方向を周期的に変更して切換制御を行うことを特徴と
する広帯域ディジタル交換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63297484A JPH02143756A (ja) | 1988-11-25 | 1988-11-25 | 広帯域ディジタル交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63297484A JPH02143756A (ja) | 1988-11-25 | 1988-11-25 | 広帯域ディジタル交換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02143756A true JPH02143756A (ja) | 1990-06-01 |
Family
ID=17847099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63297484A Pending JPH02143756A (ja) | 1988-11-25 | 1988-11-25 | 広帯域ディジタル交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02143756A (ja) |
-
1988
- 1988-11-25 JP JP63297484A patent/JPH02143756A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072440A (en) | Self-routing switching system having dual self-routing switch module network structure | |
| EP1152574B1 (en) | Packet switching system and method | |
| EP0436069B1 (en) | Method and device for switching fixed-length packets such as ATM cells | |
| US5740373A (en) | Packet switching system having communication control unit for sending acknowledgment to the source upon receiving the receive response data associated with the last cell | |
| US5467346A (en) | Packet communication method and packet communication apparatus | |
| JPH04229748A (ja) | メッセージパケットの経路選択方法および回路装置 | |
| JP2836606B2 (ja) | Atmセル転送装置 | |
| JP2910770B2 (ja) | 自己ルーチング交換システム及び自己ルーチング交換システムの現用/予備切替え方法 | |
| JPH02143756A (ja) | 広帯域ディジタル交換装置 | |
| JP2770909B2 (ja) | Atm交換機におけるセル順序保存制御装置 | |
| JP2725475B2 (ja) | セル交換装置のバッファ回路 | |
| JP3753100B2 (ja) | 系切替システム及び系切替方法 | |
| JPH02143755A (ja) | 広帯域ディジタル交換装置 | |
| JPH02143754A (ja) | 広帯域ディジタル交換装置 | |
| JPH01240050A (ja) | 自己ルーチング交換方式 | |
| JPH04942A (ja) | 広帯域ディジタル交換装置 | |
| US6587478B1 (en) | Cell interleaving method in ATM switching system | |
| JP2899609B2 (ja) | セル送出装置 | |
| JP2526483B2 (ja) | セル交換方式および装置 | |
| AU661897B2 (en) | Broad band digital exchange | |
| JPH02137543A (ja) | パケット転送方式 | |
| JPS62186632A (ja) | 高速パケツト交換方式 | |
| JP3568681B2 (ja) | セル交換システム及びセルデータ保証方式 | |
| JP3122278B2 (ja) | Atm交換機の系切替え方式 | |
| JPH02224546A (ja) | ランダマイズ網 |