JPH02144931A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02144931A JPH02144931A JP29721388A JP29721388A JPH02144931A JP H02144931 A JPH02144931 A JP H02144931A JP 29721388 A JP29721388 A JP 29721388A JP 29721388 A JP29721388 A JP 29721388A JP H02144931 A JPH02144931 A JP H02144931A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pads
- probing
- device chips
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
単一の半導体ウェー八から採取しうる半導体装置チップ
の有効数量を増加する改良に関し、スクライブライン領
域に、寸法の大きなプロービング用パッドを有しながら
、単一の半導体ウェー八から採取しうる半導体チップの
有効数量を増加することができる半導体装置を提供する
ことを目的とし、 スクライブライン領域に複数のプロービング用パッドを
設け、この複数のプロービング用パッドのそれぞれは、
前記のスクライブライン領域を介して相互に隣接する二
つの半導体装置チップの対応するそれぞれのボンディン
グパッドと接続されるように構成される。
の有効数量を増加する改良に関し、スクライブライン領
域に、寸法の大きなプロービング用パッドを有しながら
、単一の半導体ウェー八から採取しうる半導体チップの
有効数量を増加することができる半導体装置を提供する
ことを目的とし、 スクライブライン領域に複数のプロービング用パッドを
設け、この複数のプロービング用パッドのそれぞれは、
前記のスクライブライン領域を介して相互に隣接する二
つの半導体装置チップの対応するそれぞれのボンディン
グパッドと接続されるように構成される。
本発明は、スクライブライン領域に寸法の大きなプロー
ビング用パッドを有しながら、単一の半導体ウェー八か
ら採取しうる半導体装置チップの有効数量を増加する改
良に関する。
ビング用パッドを有しながら、単一の半導体ウェー八か
ら採取しうる半導体装置チップの有効数量を増加する改
良に関する。
半導体装置の高集積化が進むにつれ、入出力ピン数の多
い多ビン構造の半導体装置が要求されるようになった。
い多ビン構造の半導体装置が要求されるようになった。
このため、半導体装置チップのボンディングパッドの寸
法をできるだけ小さくし、また、パッドの間隔もできる
だけ小さくすることが必要となった。このように小さな
間隔をもって多数の小さなボンディングパッドが配列さ
れる半導体装置チップは、もはやボンディングワイヤを
もってピンと接続することは不可能であるが、配線が印
刷形成されているテープ状の絶縁物上に半導体装置チッ
プをのせ、半導体装置チップのパッドとテープ状に形成
されている配線とを圧着するＴＡＢ （テープオートメ
ーテツドボンディング）方式の開発によってこれが可能
となった。
法をできるだけ小さくし、また、パッドの間隔もできる
だけ小さくすることが必要となった。このように小さな
間隔をもって多数の小さなボンディングパッドが配列さ
れる半導体装置チップは、もはやボンディングワイヤを
もってピンと接続することは不可能であるが、配線が印
刷形成されているテープ状の絶縁物上に半導体装置チッ
プをのせ、半導体装置チップのパッドとテープ状に形成
されている配線とを圧着するＴＡＢ （テープオートメ
ーテツドボンディング）方式の開発によってこれが可能
となった。
しかし、ボンディングパッドが小さくなると、ウェーハ
試験をする際、プローバの探針をボンディングパッド上
に当てることが困難となるので、半導体装置チップのボ
ンディングパッドの寸法・間隔を、やむを得ず、ウェー
ハ試験が可能な程度の大きさにするか、電源用パッドを
除いて、ボンディングパッドとは別に寸法の大きなプロ
ービング用パッドをスクライプライン領域に設けるかし
ている０本発明は後者の改良に関する。
試験をする際、プローバの探針をボンディングパッド上
に当てることが困難となるので、半導体装置チップのボ
ンディングパッドの寸法・間隔を、やむを得ず、ウェー
ハ試験が可能な程度の大きさにするか、電源用パッドを
除いて、ボンディングパッドとは別に寸法の大きなプロ
ービング用パッドをスクライプライン領域に設けるかし
ている０本発明は後者の改良に関する。
プロービング用パッドをスクライプライン領域に形成す
ることにより、半導体装置チップ内に形成されるボンデ
ィングパッドの寸法・間隔を十分小さくすることができ
るので半導体装置チップの寸法は小さくなるが、寸法の
大きいプロービング用パッドをスクライプライン領域に
設けることにより、無駄な領域であるスクライプライン
領域が大きくなって、単一の半導体ウェーハから採取し
うる半導体チップの有効数量が減少する欠点がある。
ることにより、半導体装置チップ内に形成されるボンデ
ィングパッドの寸法・間隔を十分小さくすることができ
るので半導体装置チップの寸法は小さくなるが、寸法の
大きいプロービング用パッドをスクライプライン領域に
設けることにより、無駄な領域であるスクライプライン
領域が大きくなって、単一の半導体ウェーハから採取し
うる半導体チップの有効数量が減少する欠点がある。
本発明の目的は、この欠点を解消することにあり、スク
ライプライン領域に、寸法の大きなプロービング用バン
ドを有しながら、単一の半導体ウェーハから採取しうる
半導体チップの有効数量を増加することができる半導体
装置を提供することにある。
ライプライン領域に、寸法の大きなプロービング用バン
ドを有しながら、単一の半導体ウェーハから採取しうる
半導体チップの有効数量を増加することができる半導体
装置を提供することにある。
（課題を解決するための手段）
上記の目的は、スクライプライン領域（３）に複数のプ
ロービング用パッド（４）を有し、この複数のプロービ
ング用パッド（４）のそれぞれは、前記のスクライプラ
イン領域（３）を介して相互に隣接する二つの半導体装
置チップ（１）の対応するそれぞれのボンディングパッ
ド（２）と接続されている半導体装置によって達成され
る。
ロービング用パッド（４）を有し、この複数のプロービ
ング用パッド（４）のそれぞれは、前記のスクライプラ
イン領域（３）を介して相互に隣接する二つの半導体装
置チップ（１）の対応するそれぞれのボンディングパッ
ド（２）と接続されている半導体装置によって達成され
る。
本発明に係る半導体装置においては、電源用パッドは本
来大型で、各半導体装置チップに不可避的に設けなけれ
ばならないから、これのみは大型のパッドを各半導体装
置チップに設けることにして、それ以外のプロービング
用パッドは隣接する二つの半導体装置チップで共用する
ことにした。
来大型で、各半導体装置チップに不可避的に設けなけれ
ばならないから、これのみは大型のパッドを各半導体装
置チップに設けることにして、それ以外のプロービング
用パッドは隣接する二つの半導体装置チップで共用する
ことにした。
こうすれば、プロービング用パッドの数は自動的に半減
し、スクライプライン領域が縮少される。
し、スクライプライン領域が縮少される。
プロービング用パッドが共用される隣接する半導体装置
チップのインピーダンスは並列に存在するが、試験は各
半導体装置チップごとになされ、被検査半導体装置チッ
プ以外には電源は供給されないので実害はない。
チップのインピーダンスは並列に存在するが、試験は各
半導体装置チップごとになされ、被検査半導体装置チッ
プ以外には電源は供給されないので実害はない。
以下、図面を参照しつ＼、本発明の一実施例に係る半導
体装置について説明する。
体装置について説明する。
第１図参照
第１図は、隣接する半導体装置チップ間のスクライプラ
イン領域にプロービング用パッドを形成した状態を示す
、１はそれぞれ一枚の半導体ウェーハに形成された半導
体装置チップで２す・２は半導体装置チップに形成され
たボンディングパッドである。３はスクライプライン領
域であり、４はスクライプライン領域３に形成されたプ
ロービング用パッドであり、各プロービング用パッド４
は隣接する二つの半導体装置チップ１の対応するそれぞ
れのパッド２に接続されている。電源用パッドは本来大
型であるので、これに対してはプロービング用パッドを
別に設ける必要はない。
イン領域にプロービング用パッドを形成した状態を示す
、１はそれぞれ一枚の半導体ウェーハに形成された半導
体装置チップで２す・２は半導体装置チップに形成され
たボンディングパッドである。３はスクライプライン領
域であり、４はスクライプライン領域３に形成されたプ
ロービング用パッドであり、各プロービング用パッド４
は隣接する二つの半導体装置チップ１の対応するそれぞ
れのパッド２に接続されている。電源用パッドは本来大
型であるので、これに対してはプロービング用パッドを
別に設ける必要はない。
ウェーハ試験は、各半導体装置チップごとに電源用バン
ドを介して電源を供給し、ブローバの探針をその半導体
装置チップと接続されているプロービング用パッドに当
てて行う。
ドを介して電源を供給し、ブローバの探針をその半導体
装置チップと接続されているプロービング用パッドに当
てて行う。
以上説明せるとおり、本発明に係る半導体装置において
は、大きな寸法のプロービング用パッドをスクライブラ
イン領域に形成するので、各半導体装置チップのボンデ
ィングパッドの寸法・間隔を小さくすることができ、し
たがって、半導体装置チップの寸法を小さくすることが
できる。また、プロービング用パッドを隣接する二つの
半導体装置チップで共用するので、プロービング用パッ
ドの数を半減することが可能となり、スクライブライン
領域を小さくすることができ、単一の半導体ウェーハか
ら採取しうる半導体装置チップの有効数値を増加するこ
とができる。具体的には、従来４００〜５００ μ−で
あったスクライブライン領域の幅を１５０〜３００μ園
にすることが可能となり、これにともなって、単一の半
導体ウェーハから数％多くの半導体装置チップを採取し
うるようになっ
は、大きな寸法のプロービング用パッドをスクライブラ
イン領域に形成するので、各半導体装置チップのボンデ
ィングパッドの寸法・間隔を小さくすることができ、し
たがって、半導体装置チップの寸法を小さくすることが
できる。また、プロービング用パッドを隣接する二つの
半導体装置チップで共用するので、プロービング用パッ
ドの数を半減することが可能となり、スクライブライン
領域を小さくすることができ、単一の半導体ウェーハか
ら採取しうる半導体装置チップの有効数値を増加するこ
とができる。具体的には、従来４００〜５００ μ−で
あったスクライブライン領域の幅を１５０〜３００μ園
にすることが可能となり、これにともなって、単一の半
導体ウェーハから数％多くの半導体装置チップを採取し
うるようになっ
第１図は、本発明の一実施例に係る半導体装置のプロー
ビング用パッドの配置図である。 半導体装置チップ、 ボンディングパッド、 スクライブライン領域、 プロービング用パッド。
ビング用パッドの配置図である。 半導体装置チップ、 ボンディングパッド、 スクライブライン領域、 プロービング用パッド。
Claims (1)
- 【特許請求の範囲】 スクライブライン領域（３）に複数のプロービング用パ
ッド（４）を有し、 該複数のプロービング用パッド（４）のそれぞれは、前
記スクライブライン領域（３）を介して相互に隣接する
二つの半導体装置チップ（１）の対応するそれぞれのボ
ンディングパッド（２）と接続されてなる ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29721388A JPH02144931A (ja) | 1988-11-26 | 1988-11-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29721388A JPH02144931A (ja) | 1988-11-26 | 1988-11-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02144931A true JPH02144931A (ja) | 1990-06-04 |
Family
ID=17843640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29721388A Pending JPH02144931A (ja) | 1988-11-26 | 1988-11-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02144931A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6764879B2 (en) | 2001-08-08 | 2004-07-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor wafer, semiconductor device, and method for manufacturing the same |
| US20110186838A1 (en) * | 2008-08-07 | 2011-08-04 | Stmicroelectronics S.R.L. | Circuit architecture for the parallel supplying during an electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer |
| US8362620B2 (en) | 2009-08-28 | 2013-01-29 | Stmicroelectronics S.R.L. | Electronic devices with extended metallization layer on a passivation layer |
-
1988
- 1988-11-26 JP JP29721388A patent/JPH02144931A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6764879B2 (en) | 2001-08-08 | 2004-07-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor wafer, semiconductor device, and method for manufacturing the same |
| US20110186838A1 (en) * | 2008-08-07 | 2011-08-04 | Stmicroelectronics S.R.L. | Circuit architecture for the parallel supplying during an electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer |
| US8378346B2 (en) * | 2008-08-07 | 2013-02-19 | Stmicroelectronics S.R.L. | Circuit architecture for the parallel supplying during electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer |
| US8362620B2 (en) | 2009-08-28 | 2013-01-29 | Stmicroelectronics S.R.L. | Electronic devices with extended metallization layer on a passivation layer |
| US8941108B2 (en) | 2009-08-28 | 2015-01-27 | Stmicroelectronics S.R.L. | Method to perform electrical testing and assembly of electronic devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02211648A (ja) | 半導体装置 | |
| JPH02144931A (ja) | 半導体装置 | |
| JPH11243120A (ja) | 半導体装置およびその製造方法 | |
| JPH01276735A (ja) | 集積回路素子ウエハ | |
| JPS6281724A (ja) | 半導体装置 | |
| JPH0689932A (ja) | パワーｍｏｓｆｅｔのバーンイン装置 | |
| JP3858244B2 (ja) | 半導体検査装置及び半導体の検査方法 | |
| JPH11133061A (ja) | プローブカード及び該プローブカードを用いた試験方法 | |
| JPH02235356A (ja) | 半導体装置 | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JPS63234553A (ja) | 半導体集積回路装置 | |
| JPS63179545A (ja) | 半導体集積回路装置 | |
| JPS61181139A (ja) | 半導体集積回路装置 | |
| JPH07297244A (ja) | 半導体ウエハ | |
| JPH065686A (ja) | 半導体集積回路装置 | |
| JP2005026544A (ja) | 半導体集積回路およびプローブカード | |
| JPS6235644A (ja) | 半導体装置 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPH0691186B2 (ja) | 半導体集積回路装置 | |
| JPS6223127A (ja) | 集積回路装置 | |
| JPS6290940A (ja) | 半導体装置 | |
| JPH04253353A (ja) | 半導体集積回路装置 | |
| JPH01114049A (ja) | サイズ可変の集積回路チップ | |
| JP2772086B2 (ja) | 半導体テスト装置 | |
| JPH027449A (ja) | 半導体装置 |