JPH02144942A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02144942A JPH02144942A JP63298128A JP29812888A JPH02144942A JP H02144942 A JPH02144942 A JP H02144942A JP 63298128 A JP63298128 A JP 63298128A JP 29812888 A JP29812888 A JP 29812888A JP H02144942 A JPH02144942 A JP H02144942A
- Authority
- JP
- Japan
- Prior art keywords
- pressure
- cavity
- base
- cap
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体装置の製造技術に適用して特に有効な
技術に関するもので、例えば、半導体装置の封止技術に
利用して有効な技術に関するものである。
技術に関するもので、例えば、半導体装置の封止技術に
利用して有効な技術に関するものである。
[従来の技術]
半導体装置の封止技術の1つに、アルミナセラミックか
らなるパッケージを用いて半導体チップを気密封止する
技術があり、この技術では、ガラス材料もしくはレジン
等の封着剤を予めパッケージの接合部分に塗布しておき
、ベルト炉によって上記封着剤を溶融もしくは軟化させ
、その後、当該半導体装置をベルト炉から取り出して冷
却することにより封止を行なうようになっている。
らなるパッケージを用いて半導体チップを気密封止する
技術があり、この技術では、ガラス材料もしくはレジン
等の封着剤を予めパッケージの接合部分に塗布しておき
、ベルト炉によって上記封着剤を溶融もしくは軟化させ
、その後、当該半導体装置をベルト炉から取り出して冷
却することにより封止を行なうようになっている。
ところで、このような封止技術によって製造される半導
体装置においては、パッケージ構成材料に含まれる微量
のウランUおよびトリウムThから放出されるα線によ
って半導体メモリの誤動作(ソフトエラー)が生じ易い
、したがって、ソフトエラーの発生を抑制するため、例
えば、半導体チップをポリイミド等の樹脂によりコーテ
ィングすることが行なわれており、このようなチップコ
ートされた半導体装置では、常圧の下での封止が行なわ
れていた。なお、チップコートがされていない半導体装
置の封止方法については、例えば特開昭60−1323
47号に記載されている。
体装置においては、パッケージ構成材料に含まれる微量
のウランUおよびトリウムThから放出されるα線によ
って半導体メモリの誤動作(ソフトエラー)が生じ易い
、したがって、ソフトエラーの発生を抑制するため、例
えば、半導体チップをポリイミド等の樹脂によりコーテ
ィングすることが行なわれており、このようなチップコ
ートされた半導体装置では、常圧の下での封止が行なわ
れていた。なお、チップコートがされていない半導体装
置の封止方法については、例えば特開昭60−1323
47号に記載されている。
また、最近の実験により、アルミナセラミックは半導体
チップに比較して熱膨張係数が大きく、パッケージのベ
ース、表面に半導体チップを接合した場合、比較的大き
な熱ストレスが生じて半導体チップにクラックが生じ易
いこと、チップコートはされてはいるもののアルミナセ
ラミックでは未だソフトエラーの発生率が高いことが予
想される。
チップに比較して熱膨張係数が大きく、パッケージのベ
ース、表面に半導体チップを接合した場合、比較的大き
な熱ストレスが生じて半導体チップにクラックが生じ易
いこと、チップコートはされてはいるもののアルミナセ
ラミックでは未だソフトエラーの発生率が高いことが予
想される。
そこで、パッケージのベース構成材料にシリコンカーバ
イトを、キャップ構成材料に低α線放出量を特徴とする
ムライトセラミックを用い、半導体チップのクラックや
ソフトエラーの発生を抑止する技術も考えられている6
また、このようにパッケージ構成材料として低熱膨張材
料が用いられるに伴って、封着剤であるガラス材料中に
チタン酸鉛、ベータユークリプタイト等の添加物を混入
し、その封着剤の熱膨張係数を低める工夫もなされてい
る。
イトを、キャップ構成材料に低α線放出量を特徴とする
ムライトセラミックを用い、半導体チップのクラックや
ソフトエラーの発生を抑止する技術も考えられている6
また、このようにパッケージ構成材料として低熱膨張材
料が用いられるに伴って、封着剤であるガラス材料中に
チタン酸鉛、ベータユークリプタイト等の添加物を混入
し、その封着剤の熱膨張係数を低める工夫もなされてい
る。
[発明が解決しようとする課題]
しかしながら、チップコートが施された半導体装置の封
止は従来常圧下で行なわれていたため、以下のような問
題があった。
止は従来常圧下で行なわれていたため、以下のような問
題があった。
即ち、封止に必要な温度(300℃〜450℃)まで加
熱雰囲気を上昇させた場合、半導体チップの表面にコー
ティングされたチップコート材や封着剤からガスが発生
し、それらの発ガスによって、封止中、キャビティ内の
圧力がベルト炉内の圧力よりも大きくなる。その結果、
キャップが押し上げられ、封着剤のガラスやレジンが充
分にキャップに融着されず、封止不良(リーク)が生じ
てしまうという問題点があった。
熱雰囲気を上昇させた場合、半導体チップの表面にコー
ティングされたチップコート材や封着剤からガスが発生
し、それらの発ガスによって、封止中、キャビティ内の
圧力がベルト炉内の圧力よりも大きくなる。その結果、
キャップが押し上げられ、封着剤のガラスやレジンが充
分にキャップに融着されず、封止不良(リーク)が生じ
てしまうという問題点があった。
また、常圧下にある加熱雰囲気中でキャップが押し上げ
られた場合、キャビティ内部の圧力が放散してしまい、
この状態で封止されることになるが、封止後の冷却によ
り、キャビティ内部が減圧となった場合、キャビティ内
部の圧力が大気に対して負圧となる。その結果、キャビ
ティ内部に存在する水蒸気が露結し易くなり、半導体集
積回路の電気的特性の劣化を招来するなどの不都合があ
った。また、このようにキャビティ内部の圧力が大気に
対して負圧になると、封止不良(リーク)箇所から外気
がパッケージ内部に容易に侵入し、半導体パッケージの
信頼度に悪影響を与えることになる。
られた場合、キャビティ内部の圧力が放散してしまい、
この状態で封止されることになるが、封止後の冷却によ
り、キャビティ内部が減圧となった場合、キャビティ内
部の圧力が大気に対して負圧となる。その結果、キャビ
ティ内部に存在する水蒸気が露結し易くなり、半導体集
積回路の電気的特性の劣化を招来するなどの不都合があ
った。また、このようにキャビティ内部の圧力が大気に
対して負圧になると、封止不良(リーク)箇所から外気
がパッケージ内部に容易に侵入し、半導体パッケージの
信頼度に悪影響を与えることになる。
さらに、封着剤(例えば、低融点ガラス)中に発生した
気泡は、キャビティ外部圧力が常圧のため、封止作業中
の加熱により容易に膨張し、封着剤中で成長する。そし
て、その後の冷却の際に熱ストレスが封着剤に発生した
場合に、封着剤中にクラックが発生し、パッケージの気
密性が損なわれるという不都合があった。特に、実装密
度の向上によるパッケージの外径寸法等の制約、封止幅
の減少および微細なピッチのリードフレームの配設など
が要求される最近の半導体装置においてその傾向は著し
い、また、パッケージのベース構成材料にシリコンカー
バイトを、キャップ構成材料にムライトセラミックを用
いるものについてもその傾向が顕著である。このような
半導体装置においては、上述したように、封着剤として
添加物を混入したものが用いられるが、添加物を混入し
たものでは発ガス量が多くなるからである。
気泡は、キャビティ外部圧力が常圧のため、封止作業中
の加熱により容易に膨張し、封着剤中で成長する。そし
て、その後の冷却の際に熱ストレスが封着剤に発生した
場合に、封着剤中にクラックが発生し、パッケージの気
密性が損なわれるという不都合があった。特に、実装密
度の向上によるパッケージの外径寸法等の制約、封止幅
の減少および微細なピッチのリードフレームの配設など
が要求される最近の半導体装置においてその傾向は著し
い、また、パッケージのベース構成材料にシリコンカー
バイトを、キャップ構成材料にムライトセラミックを用
いるものについてもその傾向が顕著である。このような
半導体装置においては、上述したように、封着剤として
添加物を混入したものが用いられるが、添加物を混入し
たものでは発ガス量が多くなるからである。
本発明は、かかる問題点に鑑みなされたもので、封止の
信頼性および歩留りが高い半導体装置を提供することを
目的とする。
信頼性および歩留りが高い半導体装置を提供することを
目的とする。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
[課題を解決するための手段]
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
即ち、ベースの上に封着剤を介してキャップを封着する
にあたり、キャビティ内部圧力よりもキャビティ外部圧
力が高くなるようにして、キャビティ内外部の気圧差を
利用して上記ベース上に上記キャップを強制的に封着す
るようにしたものである。
にあたり、キャビティ内部圧力よりもキャビティ外部圧
力が高くなるようにして、キャビティ内外部の気圧差を
利用して上記ベース上に上記キャップを強制的に封着す
るようにしたものである。
[作用]
上記した手段によれば、キャップがベースに圧接された
状態で封止されるので、封止に必要な温度まで加熱雰囲
気が上昇し、半導体チップの表面にコーティングされた
チップコート材および封着剤から水分等が蒸発し、キャ
ビティ内部の圧力が高くなった場合にあっても、封着剤
が充分に上記ベースおよびキャップに融着されるという
作用によって、封止密着性の向上が図れることとなる。
状態で封止されるので、封止に必要な温度まで加熱雰囲
気が上昇し、半導体チップの表面にコーティングされた
チップコート材および封着剤から水分等が蒸発し、キャ
ビティ内部の圧力が高くなった場合にあっても、封着剤
が充分に上記ベースおよびキャップに融着されるという
作用によって、封止密着性の向上が図れることとなる。
また、キャップがベースに圧接された状態で封止される
ので、キャビティの内部圧力が外部に放散せず、封止後
にもキャビティ内部圧力が大気に対して揚圧に維持され
るという作用によって、キャビティ内部の露結発生が抑
止されると共に、封止不良(リーク)箇所から外気がパ
ッケージ内部に侵入するのが防止される。
ので、キャビティの内部圧力が外部に放散せず、封止後
にもキャビティ内部圧力が大気に対して揚圧に維持され
るという作用によって、キャビティ内部の露結発生が抑
止されると共に、封止不良(リーク)箇所から外気がパ
ッケージ内部に侵入するのが防止される。
さらに、キャビティ内部圧力よりもキャビティ外部圧力
を高くして封止するので、封着剤中の気泡の成長が抑制
されるという作用によって、気泡により誘発される封止
材料のクラック発生が抑制されることになる。
を高くして封止するので、封着剤中の気泡の成長が抑制
されるという作用によって、気泡により誘発される封止
材料のクラック発生が抑制されることになる。
[実施例]
以下、本発明に係る半導体装置の製造方法を説明する。
第3図には発明に係る半導体装置の製造方法の実施例に
よって得られる半導体装置の一例が示されている。
よって得られる半導体装置の一例が示されている。
同図において、符号1はシリコンカーバイトからなるベ
ースを表わしている。このベース1にはり−ド2に接続
されるメタライズ層3が形成されている。ここで、リー
ド2は鉄系の合金等から構成され、一方、メタライズ層
3はモリブデンMO等から構成されている。そして、こ
のベース1上には半導体チップ4が例えば銀ペースト等
の樹脂により構成される接合層5を介して接合されてい
る。ここで半導体チップ5は論理回路やメモリ回路など
が形成された半導体素子で、当該素子の具体例としては
MO8ICが挙げられる。
ースを表わしている。このベース1にはり−ド2に接続
されるメタライズ層3が形成されている。ここで、リー
ド2は鉄系の合金等から構成され、一方、メタライズ層
3はモリブデンMO等から構成されている。そして、こ
のベース1上には半導体チップ4が例えば銀ペースト等
の樹脂により構成される接合層5を介して接合されてい
る。ここで半導体チップ5は論理回路やメモリ回路など
が形成された半導体素子で、当該素子の具体例としては
MO8ICが挙げられる。
また、上記半導体チップ4とメタライズ層3との間はコ
ネクタワイヤ6によって接続されている。
ネクタワイヤ6によって接続されている。
さらに、半導体チップ4の上面には、ポリイミド等の樹
脂で構成されるチップコート材7が被覆されている。ま
たさらに、上記ベース1上には内部にキャビティ8が形
成されるように封着剤(例えば低融点ガラス)9を介し
てムライトセラミックからなるキャップ10が接合され
ている。
脂で構成されるチップコート材7が被覆されている。ま
たさらに、上記ベース1上には内部にキャビティ8が形
成されるように封着剤(例えば低融点ガラス)9を介し
てムライトセラミックからなるキャップ10が接合され
ている。
次に、上記のように構成される半導体装置の製造方法即
ち本発明に係る半導体装置の製造方法の実施例を第1図
および第2図に基づいて説明する。
ち本発明に係る半導体装置の製造方法の実施例を第1図
および第2図に基づいて説明する。
先ず、ベース1の周縁に封着剤9を塗布した後、接合層
5を介して半導体チップ4を接合し、予めベース1に付
設しておいたメタライズ層3と半導体チップ4の入出力
端子(電極)とをコネクタワイヤ6により接続(ワイヤ
ボンディング)する。
5を介して半導体チップ4を接合し、予めベース1に付
設しておいたメタライズ層3と半導体チップ4の入出力
端子(電極)とをコネクタワイヤ6により接続(ワイヤ
ボンディング)する。
次に、半導体チップ4の表面にチップコート材7をコー
ティングする。その後、加熱チャンバー11中に当該半
導体装置を挿入してベー、ス1に対してキャップ10を
封着する。
ティングする。その後、加熱チャンバー11中に当該半
導体装置を挿入してベー、ス1に対してキャップ10を
封着する。
即ち、その封着プロセスを具体的に説明すれば、半導体
装置を加熱チャンバー11に挿入した後、先ず、第1図
(B)に示す導入管14より加熱チャンバー内の露点の
高い室内雰囲気を減圧により排気する。それとともに、
当該チャンバー11の温度を350℃まで上昇させる0
次いで、当該チャンバー11の温度を370℃まで上昇
する間に、露点の低い高圧エアーを第1図(B)に示す
導入管14より導入して、炉内を常圧に戻す。
装置を加熱チャンバー11に挿入した後、先ず、第1図
(B)に示す導入管14より加熱チャンバー内の露点の
高い室内雰囲気を減圧により排気する。それとともに、
当該チャンバー11の温度を350℃まで上昇させる0
次いで、当該チャンバー11の温度を370℃まで上昇
する間に、露点の低い高圧エアーを第1図(B)に示す
導入管14より導入して、炉内を常圧に戻す。
次に第1図(B)に示す導入管14より高圧エアーを吹
き込んで、加熱チャンバー11内の圧力を特に限定され
ないが、約2気圧とする。この状態で、約25分間放置
し、封着剤9を溶融または軟化させる。の圧力を特に限
定されないが約2゜5気圧とする。この封着剤9の溶融
または軟化によって封着剤9がベースおよびキャップ1
0に密着することになる0次いで、加熱チャンバー11
の温度を450℃まで上昇させると共に、導入管14よ
り高圧エアーを吹き込んで加熱チャンバー11内の圧力
を特に限定されないが約2.5気圧とする。この状態で
約40分間放置し、ベース1およびキャップ10の封着
部を充分濡らす、その後、加熱チャンバー11の温度を
下げ約20分間放置する。
き込んで、加熱チャンバー11内の圧力を特に限定され
ないが、約2気圧とする。この状態で、約25分間放置
し、封着剤9を溶融または軟化させる。の圧力を特に限
定されないが約2゜5気圧とする。この封着剤9の溶融
または軟化によって封着剤9がベースおよびキャップ1
0に密着することになる0次いで、加熱チャンバー11
の温度を450℃まで上昇させると共に、導入管14よ
り高圧エアーを吹き込んで加熱チャンバー11内の圧力
を特に限定されないが約2.5気圧とする。この状態で
約40分間放置し、ベース1およびキャップ10の封着
部を充分濡らす、その後、加熱チャンバー11の温度を
下げ約20分間放置する。
そうして、封止が完了したならば、当該半導体装置を第
1図(C)に示すように加熱チャンバー11の外に取り
出す。
1図(C)に示すように加熱チャンバー11の外に取り
出す。
第2図は上記流れ説明図を示す。
以上の実施例の製造方法によれば次のような効果を得る
ことができる。
ことができる。
即ち、上記製造方法によれば、キャップ10がベース1
に対して圧接された状態で封止されるので、封正に必要
な温度まで加熱雰囲気が上昇し。
に対して圧接された状態で封止されるので、封正に必要
な温度まで加熱雰囲気が上昇し。
半導体チップ4の表面にコーティングされたチップコー
ト材7および封着剤9からガスが発生し、キャビティ8
の内部圧力が上昇した場合にあっても、封着剤9が充分
に融着されるという作用によって、封止密着性が向上さ
れることになる。
ト材7および封着剤9からガスが発生し、キャビティ8
の内部圧力が上昇した場合にあっても、封着剤9が充分
に融着されるという作用によって、封止密着性が向上さ
れることになる。
また、上記製造方法によれば、キャップ10がベース1
に対して圧接された状態で封止されるので、封止後にキ
ャビティ8の内部圧力が大気に対して揚圧に維持される
という作用によって、キャビテイ8内部の露結が抑制さ
れると共に、封止不良(リーク)箇所から外気がパッケ
ージ内部に侵入するのが抑止されることになる。
に対して圧接された状態で封止されるので、封止後にキ
ャビティ8の内部圧力が大気に対して揚圧に維持される
という作用によって、キャビテイ8内部の露結が抑制さ
れると共に、封止不良(リーク)箇所から外気がパッケ
ージ内部に侵入するのが抑止されることになる。
さらに、キャビティ8の内部圧力よりもキャビティ8の
外部圧力を高くした状態で封止するので、封着剤9中の
気泡12の成長が抑制されるという作用によって、気泡
12により誘発される封着剤9のクラック発生が抑制さ
れることになる。
外部圧力を高くした状態で封止するので、封着剤9中の
気泡12の成長が抑制されるという作用によって、気泡
12により誘発される封着剤9のクラック発生が抑制さ
れることになる。
つまり、これを第4図(A)、(B)を用いて説明すれ
ば、次のとおりである。
ば、次のとおりである。
このうち第4図(A)には常圧で封止した半導体装置の
封着剤9付近の断面図が示されている。
封着剤9付近の断面図が示されている。
このように常圧で封止した場合、封止の際の加熱により
封着剤中の気泡12が封着剤9の中で容易に膨張(成長
)する、そして、当該半導体装置を冷却した場合に冷却
時の熱ストレスが封着剤9に発生すると、封着剤9中に
クラック13が発生して、キャビティ8の内部からキャ
ビティ8の外部へ貫通するクラック13が発生する。そ
の結果、パッケージの気密性が失われることになる。
封着剤中の気泡12が封着剤9の中で容易に膨張(成長
)する、そして、当該半導体装置を冷却した場合に冷却
時の熱ストレスが封着剤9に発生すると、封着剤9中に
クラック13が発生して、キャビティ8の内部からキャ
ビティ8の外部へ貫通するクラック13が発生する。そ
の結果、パッケージの気密性が失われることになる。
一方、第4図(B)には加圧封止した半導体装置の封着
剤9付近の断面図が示されている。このように加圧封止
した場合、封着剤中の気泡12の膨張は抑制される。そ
の結果、当該半導体装置を冷却した場合に熱ストレスが
封着剤9に発生しても、従来に比べてクラック13は小
さくなり、したがって、キャビティ8の内部からキャビ
ティ8の外部までに亘るまでのクラック13の発生は防
止される。
剤9付近の断面図が示されている。このように加圧封止
した場合、封着剤中の気泡12の膨張は抑制される。そ
の結果、当該半導体装置を冷却した場合に熱ストレスが
封着剤9に発生しても、従来に比べてクラック13は小
さくなり、したがって、キャビティ8の内部からキャビ
ティ8の外部までに亘るまでのクラック13の発生は防
止される。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記実施例ではベース1の構成材料としてシリ
コンカーバイトを、キャップ10の構成材料としてムラ
イトセラミックを用いた場合について説明したが、上記
に限定されず従来のようにアルミナセラミックを用いる
ものにも適用できる。
コンカーバイトを、キャップ10の構成材料としてムラ
イトセラミックを用いた場合について説明したが、上記
に限定されず従来のようにアルミナセラミックを用いる
ものにも適用できる。
[発明の効果]
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
即ち、加熱雰囲気の下で、内部にキャビティが形成され
るようにベースの上に封着剤を介してキャップを封着す
るにあたり、キャビティ内部圧力よりもキャビティ外部
圧力が高くなるようにして、キャビティ内外部の気圧差
を利用して上記ベース上に上記キャップを強制的に封着
するようにしたので、封止密着性および気密性が向上さ
れると共に、封止後にもキャビティ内圧力を大気に対し
て揚圧に維持できることから、半導体装置の信頼性およ
び歩留りの向上を図ることができる。
るようにベースの上に封着剤を介してキャップを封着す
るにあたり、キャビティ内部圧力よりもキャビティ外部
圧力が高くなるようにして、キャビティ内外部の気圧差
を利用して上記ベース上に上記キャップを強制的に封着
するようにしたので、封止密着性および気密性が向上さ
れると共に、封止後にもキャビティ内圧力を大気に対し
て揚圧に維持できることから、半導体装置の信頼性およ
び歩留りの向上を図ることができる。
第1図(A)〜(C)は本発明に係る半導体装置の製造
方法の実施例の工程断面図、 第2図は本発明に係る半導体装置の製造方法の実施例を
示す流れ説明図。 第3図は本発明に係る半導体装置の製造方法の実施例に
よって得られた半導体装置の縦断面図、第4図(A)、
(B)は従来方法によって得られた半導体装置と本実施
例の方法によって得られた半導体装置の比較説明図であ
って、このうち第4図(A)は従来の製造方法によって
得られた半導体装置における封着部近傍を示す縦断面図
、第4図(B)は実施例の製造方法によって得られた半
導体装置における封着部近傍を示す縦断面図である。 1・・・・ベース、4・・・・半導体チップ、8・・・
・キャビティ、9・・・・封着剤、10キヤツプ。
方法の実施例の工程断面図、 第2図は本発明に係る半導体装置の製造方法の実施例を
示す流れ説明図。 第3図は本発明に係る半導体装置の製造方法の実施例に
よって得られた半導体装置の縦断面図、第4図(A)、
(B)は従来方法によって得られた半導体装置と本実施
例の方法によって得られた半導体装置の比較説明図であ
って、このうち第4図(A)は従来の製造方法によって
得られた半導体装置における封着部近傍を示す縦断面図
、第4図(B)は実施例の製造方法によって得られた半
導体装置における封着部近傍を示す縦断面図である。 1・・・・ベース、4・・・・半導体チップ、8・・・
・キャビティ、9・・・・封着剤、10キヤツプ。
Claims (1)
- 【特許請求の範囲】 1、ベースの表面に接合された半導体チップの表面にチ
ップコート材をコーティングした後、加熱雰囲気の下で
、内部にキャビティが形成されるように上記ベースの上
に封着剤を介してキャップを封着するにあたり、キャビ
ティ内部圧力よりもキャビティ外部圧力が高くなるよう
にして、キャビティ内外部の気圧差を利用して上記ベー
ス上に上記キャップを強制的に封着するようにしたこと
を特徴とする半導体装置の製造方法。 2、封着剤は低融点ガラスであることを特徴とする請求
項1記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298128A JPH02144942A (ja) | 1988-11-28 | 1988-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298128A JPH02144942A (ja) | 1988-11-28 | 1988-11-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02144942A true JPH02144942A (ja) | 1990-06-04 |
Family
ID=17855543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63298128A Pending JPH02144942A (ja) | 1988-11-28 | 1988-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02144942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014187341A (ja) * | 2013-02-25 | 2014-10-02 | Kyocera Crystal Device Corp | 電子デバイス及びそのガラス封止方法 |
| JP2016181879A (ja) * | 2015-03-25 | 2016-10-13 | 京セラクリスタルデバイス株式会社 | 圧電デバイスの製造方法 |
-
1988
- 1988-11-28 JP JP63298128A patent/JPH02144942A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014187341A (ja) * | 2013-02-25 | 2014-10-02 | Kyocera Crystal Device Corp | 電子デバイス及びそのガラス封止方法 |
| JP2016181879A (ja) * | 2015-03-25 | 2016-10-13 | 京セラクリスタルデバイス株式会社 | 圧電デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2647194B2 (ja) | 半導体用パッケージの封止方法 | |
| JP3393247B2 (ja) | 光学装置およびその製造方法 | |
| US4159221A (en) | Method for hermetically sealing an electronic circuit package | |
| JPH08274204A (ja) | ハーメチックシールシステムおよびデバイスのハーメチックシール方法 | |
| CN107833838A (zh) | 一种气密性器件的高可靠性封装结构及其制造方法 | |
| JPH0294653A (ja) | 樹脂封止型半導体装置 | |
| JPH02144942A (ja) | 半導体装置の製造方法 | |
| CN109713092A (zh) | Uv led的封装结构及uv led的封装方法 | |
| JP5987297B2 (ja) | パワー半導体装置の製造方法 | |
| JPH03235360A (ja) | 樹脂封止型半導体装置 | |
| JPS60132347A (ja) | 半導体装置の製造方法 | |
| JPH06252194A (ja) | 半導体装置 | |
| JPH08316504A (ja) | 光学部品およびその製造方法 | |
| JPH04107955A (ja) | 電子回路素子の封止方法 | |
| JPH0520903B2 (ja) | ||
| JPS62205635A (ja) | ハイブリツド集積回路の製造方法 | |
| JPS60165742A (ja) | 半導体装置 | |
| JPS6224646A (ja) | 半導体装置 | |
| JPS607751A (ja) | 半導体装置 | |
| JP2531445B2 (ja) | ガラス封止型icパッケ―ジ | |
| JP2522165B2 (ja) | 半導体装置 | |
| JPS61125051A (ja) | 半導体装置の製造方法 | |
| JPH07176557A (ja) | 半導体装置 | |
| KR19980025874A (ko) | Ccd용 반도체 칩 패키지 | |
| JPH06232208A (ja) | 半導体装置の封止方法と封止構造 |