JPS60165742A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60165742A JPS60165742A JP59020002A JP2000284A JPS60165742A JP S60165742 A JPS60165742 A JP S60165742A JP 59020002 A JP59020002 A JP 59020002A JP 2000284 A JP2000284 A JP 2000284A JP S60165742 A JPS60165742 A JP S60165742A
- Authority
- JP
- Japan
- Prior art keywords
- dam
- base
- resin
- pellet
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
- H10W76/42—Fillings
- H10W76/47—Solid or gel fillings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置に適用して有効な技術に関するも
のであり、特に、封止部材で封止する半導体装置に適用
して有効な技術に関するものである。
のであり、特に、封止部材で封止する半導体装置に適用
して有効な技術に関するものである。
封止部材（以下、レジンという）で封止する半導体装置
（以下、封止型半導体！ＪＪ［という）の−例として、
第１図の一部切欠き平面図および第１図のＩ−１切断線
における断面図である第２図に示す構造のものが考えら
れ、る。すなわち１、配線パターンＩ Ａ ｌ）＜施さ
れ、かつ、それとボンディングワイヤ２を介して電気的
に接続された半導体素子（以下、ペレットという）３が
装着された基板（以下、ベースという）ｌと、ペレット
３およびボンディングワイヤ２を封止する１ノジン４を
保持するために、ペレット３の部分を囲むように配線パ
ターン１Ａを介し、てベースｌ上に設けられたダム５と
、そのダム５を収納するためにザグリによってキャビテ
ィ部６を構成し・、ベース１の端部周辺において接合し
て設けられたキャップ７とによって構成している。そし
てベースｌとダム５およびベースｌとキャップ７は有機
物系等の接着剤によって、配線パターンＩＡにより生じ
る段差部を埋込み、かつ、気密性を保持するように接合
している。
（以下、封止型半導体！ＪＪ［という）の−例として、
第１図の一部切欠き平面図および第１図のＩ−１切断線
における断面図である第２図に示す構造のものが考えら
れ、る。すなわち１、配線パターンＩ Ａ ｌ）＜施さ
れ、かつ、それとボンディングワイヤ２を介して電気的
に接続された半導体素子（以下、ペレットという）３が
装着された基板（以下、ベースという）ｌと、ペレット
３およびボンディングワイヤ２を封止する１ノジン４を
保持するために、ペレット３の部分を囲むように配線パ
ターン１Ａを介し、てベースｌ上に設けられたダム５と
、そのダム５を収納するためにザグリによってキャビテ
ィ部６を構成し・、ベース１の端部周辺において接合し
て設けられたキャップ７とによって構成している。そし
てベースｌとダム５およびベースｌとキャップ７は有機
物系等の接着剤によって、配線パターンＩＡにより生じ
る段差部を埋込み、かつ、気密性を保持するように接合
している。
本発明者は、かかる技術における封止型半導体装口の；
ノジンポソ子イングー■−程において、レジン４がレジ
ンポツティング後の搬送時のゆれ等によｌｌダム５を越
えてしまい、所定の１ノジン４鼠より減少し、ペレット
３およびボンディングワイヤ２がキャビティ部６内に機
部に存在する空気と接触するため、それらが腐食し、半
導体装置の信頼性を低下させるという問題点を発見した
。
ノジンポソ子イングー■−程において、レジン４がレジ
ンポツティング後の搬送時のゆれ等によｌｌダム５を越
えてしまい、所定の１ノジン４鼠より減少し、ペレット
３およびボンディングワイヤ２がキャビティ部６内に機
部に存在する空気と接触するため、それらが腐食し、半
導体装置の信頼性を低下させるという問題点を発見した
。
また、前記レジン４のダム５越えによりキャップ７の取
り付は不良が発生するという問題点を発見した。
り付は不良が発生するという問題点を発見した。
本発明の目的は、封止型半導体装置において、レジンボ
ッティング工程時等における１ノジンのダム越えを防止
することが可能な技術を提供することにある。
ッティング工程時等における１ノジンのダム越えを防止
することが可能な技術を提供することにある。
本発明の他の目的は、超音波ボンディングが可能であり
、かつ、レジンポツティング工程時等におけるレジンの
ダム越えを防止することが可能な技術を提供することに
ある。
、かつ、レジンポツティング工程時等におけるレジンの
ダム越えを防止することが可能な技術を提供することに
ある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明ら３− かになるであろう。
明細書の記述及び添付図面によって明ら３− かになるであろう。
「発明の（１１（要〕
本願に１昌）で開示される発明のうち、代表的なものの
概要を簡ｍに説明すれば、下記のとおりである。
概要を簡ｍに説明すれば、下記のとおりである。
すなわち、封止型半導体装置において、ベーストにＩノ
ジンの流出を防止するために設けられたダムの内側に、
段差又は傾斜を形成することにより、超音波ボンディン
グが可能であり、かつ、レジンポツティング工程時等に
おけるレジンのダム越えを防止し、その半導体装置の信
頼性の向上とレジンボッティング工程時における歩留を
向上するものである。
ジンの流出を防止するために設けられたダムの内側に、
段差又は傾斜を形成することにより、超音波ボンディン
グが可能であり、かつ、レジンポツティング工程時等に
おけるレジンのダム越えを防止し、その半導体装置の信
頼性の向上とレジンボッティング工程時における歩留を
向上するものである。
以下、本発明の構成について、実施例とともに説明する
。
。
第３図は、本発明の詳細な説明するための封１に型半導
体装置の一部明欠き平面図、第４図は、第３図のＩＩ
−ｍ切断線における断面図である。
体装置の一部明欠き平面図、第４図は、第３図のＩＩ
−ｍ切断線における断面図である。
なよ？、実施例を示す全図において、同一機能を Ｌ
有するものは同一符号を付け、その繰り返しの説明は省
略する。
略する。
第３図及び第４図において、ｌＯはベースであり、例え
ば、ガラスエポキシ樹脂、セラミック等の材料からなっ
ている。ＩＯＡはベースｌＯの表面に設けられた配線パ
ターンであり、後述するペレットと封止型半導体装置の
外部装置とを電気的に接続するためのものである。この
配線パターン１０Ａは、例えば、５０乃至１００［ｚｔ
ｒｎ］程度の膜厚で蒸着形成し導電性材料を用いればよ
い。
ば、ガラスエポキシ樹脂、セラミック等の材料からなっ
ている。ＩＯＡはベースｌＯの表面に設けられた配線パ
ターンであり、後述するペレットと封止型半導体装置の
外部装置とを電気的に接続するためのものである。この
配線パターン１０Ａは、例えば、５０乃至１００［ｚｔ
ｒｎ］程度の膜厚で蒸着形成し導電性材料を用いればよ
い。
または、導電性材料をｔｉｔに付着して形成してもよい
。１１は銀ろう等の接着部材１１Ａを介してベースｌＯ
の中央部に設けられたペレットである。
。１１は銀ろう等の接着部材１１Ａを介してベースｌＯ
の中央部に設けられたペレットである。
１１Ｂはボンディングワイヤであり、アルミニウムＣＡ
Ｑ）又はアルミニウム合金を用いればよい。
Ｑ）又はアルミニウム合金を用いればよい。
このボンディングワイヤＩＩＢは、配線パターン１０Ａ
の所定部分とペレット１１の所定部分とを電気的に接続
するものである。１２はダムであり、ペレット１１部お
よびボンディングワイヤ１１１３部を囲むように、配線
パターンＩＯＡを介してベースｌＯの表面に有機物系等
の接着剤１３によって気密に接着されている。このダム
１２の内側は、第５図に示すように、段差１２Ａを付け
である。
の所定部分とペレット１１の所定部分とを電気的に接続
するものである。１２はダムであり、ペレット１１部お
よびボンディングワイヤ１１１３部を囲むように、配線
パターンＩＯＡを介してベースｌＯの表面に有機物系等
の接着剤１３によって気密に接着されている。このダム
１２の内側は、第５図に示すように、段差１２Ａを付け
である。
また、第６図に示すように、傾斜面１２Ｂを付けてもよ
い。該ダム１２の高さは、アルミニウムのボンディング
ワイヤＩＩＢの供給経路が超音波ボンディングするため
のウェッジｌｌＣの被供給穴に挿入する角度で制限され
るため、所定の高さより高くすることができない。そこ
で、ダム１２の囲む面積を拡大してダム１２の高さを高
くすることにより後述するレジンのダム越えを防止する
ことはできるが、レジンを多く使用することになる。
い。該ダム１２の高さは、アルミニウムのボンディング
ワイヤＩＩＢの供給経路が超音波ボンディングするため
のウェッジｌｌＣの被供給穴に挿入する角度で制限され
るため、所定の高さより高くすることができない。そこ
で、ダム１２の囲む面積を拡大してダム１２の高さを高
くすることにより後述するレジンのダム越えを防止する
ことはできるが、レジンを多く使用することになる。
そこで、前述のように、ダム１２の内側を段差１２Ａ又
は傾斜面１２Ｂにすることによってレジンを節約するこ
とができる。また、前記段差１２Ａの高さ、又は傾斜面
１２Ｂの傾きは、前記ボンディングワイヤ１１ Ｂの経
路によって制限される。
は傾斜面１２Ｂにすることによってレジンを節約するこ
とができる。また、前記段差１２Ａの高さ、又は傾斜面
１２Ｂの傾きは、前記ボンディングワイヤ１１ Ｂの経
路によって制限される。
また、レジンのダム越えの防止によって後述するキャッ
プ付は不良を防止することができる。
プ付は不良を防止することができる。
１４はベースｌＯ及びダム１２によって構成されるキャ
ビティ内に注入されたゲル状シリコン樹脂等のであり、
前述のようにダム１２とベースＩＯとは接着剤１３によ
って気密性が保持されているので、その里が変動するこ
とがない。また、熱サイクルによりボンディングワイヤ
と剥離することがなく、アルミニウムワイヤの腐食を防
止する。
ビティ内に注入されたゲル状シリコン樹脂等のであり、
前述のようにダム１２とベースＩＯとは接着剤１３によ
って気密性が保持されているので、その里が変動するこ
とがない。また、熱サイクルによりボンディングワイヤ
と剥離することがなく、アルミニウムワイヤの腐食を防
止する。
すなわち、その歩留は向−ヒされ、信頼性の高い封止型
半導体装置を得ることができる。１５はキャップであり
、ダム１２を収納するためにザグリによってキャビティ
部１５Ａを構成し、ベースｌＯの端部周辺において有機
物系接着剤１３によって接合されている。
半導体装置を得ることができる。１５はキャップであり
、ダム１２を収納するためにザグリによってキャビティ
部１５Ａを構成し、ベースｌＯの端部周辺において有機
物系接着剤１３によって接合されている。
封止型半導体装置において、ダムの内側を所定の高さの
段差又は傾斜面にすることにより、超音波ボンディング
が可能で、かつ、レジンのダム越えを防止することがで
きる。
段差又は傾斜面にすることにより、超音波ボンディング
が可能で、かつ、レジンのダム越えを防止することがで
きる。
この結果、次のような効果を得ることができる。
（１）レジンボッティング工程の歩留が向−ヒする。
（２）レジンの節約ができる。
（３）キャップ取り付は不良の防止ができる。
（４）信頼性が向上する。
以」二、本発明を実施例にもとづき具体的に説明したが
、本発明は前記実施例に限定されるものでなく、その要
旨を逸脱しない範囲で種々変更可能であることはいうま
でもない、
、本発明は前記実施例に限定されるものでなく、その要
旨を逸脱しない範囲で種々変更可能であることはいうま
でもない、
第１図及び第２図は１本発明の詳細な説明するための封
止型半導体装置を示す図であり、第１図は、その一部切
欠き平面図、第２図は第１図のＩ−１切断線における断
面図、 第：３図は、本発明の一実施例を説明するための’Ｊ’
ｌ ＋Ｉ−型半導体装置の一部切欠き平面図、第４図は
、第３図のＩＩＩ −ＩＩＩ ｇＪ断線における断面図
、 第５図及び第６図は、本発明のダムの実施例を示す図で
ある。 図中、１（）・・・ベース、ＩＯＡ・・・配線パターン
。 １１・・・ペレット、ＩＩＡ・・・接着部材、ＩＩＢ・
・・ボンディングワイヤ、１２・・・ダム、１２Ａ・・
・ダ７− ムの内側段差、１２Ｂ・・・ダムの内側傾斜面、１３・
・・接着剤、１４・・・ゲル状シリコン樹脂等、１５・
・・キャップ、１５Ａ・・・キャビティ部、である。 ８− 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図 □６ 第 ５ 図
止型半導体装置を示す図であり、第１図は、その一部切
欠き平面図、第２図は第１図のＩ−１切断線における断
面図、 第：３図は、本発明の一実施例を説明するための’Ｊ’
ｌ ＋Ｉ−型半導体装置の一部切欠き平面図、第４図は
、第３図のＩＩＩ −ＩＩＩ ｇＪ断線における断面図
、 第５図及び第６図は、本発明のダムの実施例を示す図で
ある。 図中、１（）・・・ベース、ＩＯＡ・・・配線パターン
。 １１・・・ペレット、ＩＩＡ・・・接着部材、ＩＩＢ・
・・ボンディングワイヤ、１２・・・ダム、１２Ａ・・
・ダ７− ムの内側段差、１２Ｂ・・・ダムの内側傾斜面、１３・
・・接着剤、１４・・・ゲル状シリコン樹脂等、１５・
・・キャップ、１５Ａ・・・キャビティ部、である。 ８− 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図 □６ 第 ５ 図
Claims (1)
- 【特許請求の範囲】 ■、基板］二にダムを設置し、半導体素子とボンディン
グワイヤを封止部材で封止した半導体装置において、前
記ダムの内側を所定の段差又は傾斜面にしたことを特徴
とする半導体装置。 ２、ボンディングワイヤをアルミニウム又はアルミニウ
ム合金で形成したことを特徴とする特許請求の範囲第１
項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020002A JPS60165742A (ja) | 1984-02-08 | 1984-02-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020002A JPS60165742A (ja) | 1984-02-08 | 1984-02-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60165742A true JPS60165742A (ja) | 1985-08-28 |
Family
ID=12014934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59020002A Pending JPS60165742A (ja) | 1984-02-08 | 1984-02-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60165742A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372640A (ja) * | 1989-08-11 | 1991-03-27 | Fujitsu Ltd | 半導体装置 |
| US5834830A (en) * | 1995-12-18 | 1998-11-10 | Lg Semicon Co., Ltd. | LOC (lead on chip) package and fabricating method thereof |
| WO2005001929A1 (de) * | 2003-06-30 | 2005-01-06 | Robert Bosch Gmbh | Baueinheit mit einem wannenartigen gehäuseteil und mit einem darin befindlichen vergusswerkstoff |
-
1984
- 1984-02-08 JP JP59020002A patent/JPS60165742A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372640A (ja) * | 1989-08-11 | 1991-03-27 | Fujitsu Ltd | 半導体装置 |
| US5834830A (en) * | 1995-12-18 | 1998-11-10 | Lg Semicon Co., Ltd. | LOC (lead on chip) package and fabricating method thereof |
| WO2005001929A1 (de) * | 2003-06-30 | 2005-01-06 | Robert Bosch Gmbh | Baueinheit mit einem wannenartigen gehäuseteil und mit einem darin befindlichen vergusswerkstoff |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07226459A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH08293524A (ja) | 半導体装置およびその製造方法 | |
| US5814882A (en) | Seal structure for tape carrier package | |
| JP2973792B2 (ja) | 樹脂封止形半導体装置 | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPS60165742A (ja) | 半導体装置 | |
| JPH02125454A (ja) | 樹脂封止型半導体装置 | |
| JPH0473955A (ja) | 半導体装置及びその製造方法 | |
| KR100373891B1 (ko) | 반도체장치 | |
| JPH02105446A (ja) | 混成集積回路 | |
| JPS6129162A (ja) | 半導体装置 | |
| JPS62229949A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS5998540A (ja) | 半導体装置 | |
| JPS59117250A (ja) | 半導体装置 | |
| JP2785917B2 (ja) | 半導体チップモジュール | |
| JP3045940B2 (ja) | 半導体装置およびその製造方法 | |
| JP3454097B2 (ja) | 電子部品および電子部品の製造方法 | |
| JPS6224650A (ja) | 半導体装置 | |
| JP2633557B2 (ja) | 樹脂封止型集積回路装置 | |
| JPH0567069B2 (ja) | ||
| JPH0334445A (ja) | 半導体集積回路装置およびその封止構造 | |
| JPS60165741A (ja) | 半導体装置 | |
| JPH04322451A (ja) | 半導体装置 | |
| JPS607751A (ja) | 半導体装置 | |
| JPH05315396A (ja) | 半導体装置の封止方法と封止構造 |